工具与软件：
尊敬的专家
首先、让我介绍一下当前的相关设置。
输入时钟 ADC_CK 为78MHz；
2.复位在 FPGA 复位后提升250ns、然后保持低电平;
3. TX_TRIG 每500us 上拉250ns；
4、SPI 时钟频率为20MHz、将 PATVNet (bit [9：7])写入0x2寄存器；
5.在硬件方面、Seno 没有收到5832
该问题有两个要点：
1.示波器测量的 FCLK 现在只有几百 Hz、DCLK 不是很正确、低电平只有大约20us、高电平时间从几百 us 到3ms 不等；
2.在斜坡测试模式下数据看起来不是很正确、如下图。 采样时钟为160M、由 FCLK [0]的上升沿触发、但 AFE-DATA [15：0]保持在16'h0000
根据我从文档中获得的信息、FCLK 的频率应该为40MSPS、数据应该至少是可变的。 是否有未设置的内容或出现错误？ 您能帮我们检查一下吗？ 谢谢！
您好！
您是否遵循了数据表中提到的器件初始化 ？
5.在硬件方面,Seno 没有收到5832 -这是什么意思?
要清除基本的东西-您可以探测您的电源以检查您是否获得预期电压
