This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE58JD48EVM:当我提供干净的正弦波作为 ADC 的输入时第二谐波峰值较高的原因

Guru**** 2011450 points
Other Parts Discussed in Thread: AFE58JD48EVM, AFE58JD48
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1457262/afe58jd48evm-reasons-to-have-a-high-second-harmonics-peak-when-i-am-giving-a-clean-sine-wave-as-input-to-adc

器件型号:AFE58JD48EVM
主题中讨论的其他器件: AFE58JD48

工具与软件:

你(们)好  

我正与 AFE58JD48EVM 评估板合作、通过 JESD204B 接口将 ADC 数据发送到 FPGA、然后通过 Wavevision 在 JESD204B RX 上绘制提取的数据。  
我将在信号发生器的 ADC 输入端发送一个1MHz 400mVpp 正弦波。  
JESD204B RX 的绘制波形是一个正弦波、在1MHz 频率下具有正确的峰值、但也有谐波和高峰值。 我不知道有什么原因是相同的,所以可以有人帮助我这.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

     AFE58JD48的增益是多少? ADC 输入可能会饱和。 可以尝试减小输入振幅或减小增益。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Sachin  

    VCA 增益设置为最小值、输入摆幅为400mVpp
    我曾尝试进一步减小输入摆幅、但仍然保持不变。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Nitin、

    您能否指定您使用的 LNA 增益、PGA 增益和衰减器设置?  

    如果将信号摆幅减小到200mVpp、您看到类似的 hd2吗?

    您使用的信号源是什么? 它的 hd2规格是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Sachin  

    我已经连接了我将在应用中使用的模拟前端设置  

    我们使用 JDS6600 -60M 作为信号发生器  
    其谐波抑制规格为45dBc (1MHz)和40dBc (1MHz ~20MHz)。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Nitin:

    您的增益设置看起来没有问题、并且没有使信号链饱和。

    但如果源 hd2为40dBc、您将在 AFE 输出中看到。 您需要给出更清晰的信号才能实际看到 AFE hd2。