This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC5675A-SP:可以使用 LVDS 驱动时钟引脚吗?

Guru**** 2401225 points
Other Parts Discussed in Thread: DAC5675A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1459470/dac5675a-sp-can-the-clock-pins-be-driven-with-lvds

器件型号:DAC5675A-SP
主题中讨论的其他器件:DAC5675A

工具与软件:

这一问题以前曾提出过、但似乎有相互矛盾的答案。 因此、我想确认时钟引脚是否可以与 LVDS 差分驱动。

根据 DAC5675A 数据表、时钟差分输入电压|CLK - CLKC|的最小值为0.4Vpp、最大值为0.8Vpp。

LVDS 驱动器具有250mV 至400mV 的差分输出电压。

以下帖子表明 LVDS 可能无法提供足够的摆幅、建议使用 LVPECL:

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1055560/dac5675a-sp-driving-the-clock-pins-with-lvds-signal

然而、这篇文章表明 LVDS 是足够的:

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1376494/dac5675a-sp-question-about-clk-clkc?tisearch=e2e-sitesearch&keymatch=DAC5675A-SP

哪一个是正确的?  

谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie:

    我们需要在实验中验证这一点、但我认为使用 LVDS 将处于此 DAC 所需时钟振幅的最小值侧。 PECL 通常是更佳的压摆率和更低的相位噪声的更好选择。

    我会给你几天的时间,我会和你一起回来的。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    正在关闭此帖子。 脱机工作。