This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12QJ1600:ADC12QJ1600

Guru**** 2382520 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1472608/adc12qj1600-adc12qj1600

器件型号:ADC12QJ1600

工具与软件:

您好!

我有一个问题:

我们已成功将最新的 JESD204 IP 内核集成到 Xilinx ZU19EG 芯片中。

我们需要知道如何  在 ZU19EG 中使用不同的 GTH/Gty 和 SERDES 组实例化内核 x8时间。

此致、

Giora

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Giora、

    您可以创建 XCVR 实例和 IP 实例的多个实例。 对于每个实例、它们都是一个称为 IP_ID 的变量、您可以将这些变量设置为1、2、3。 等。 然后在 xcvr_top 文件中、xcvr 实例连接到单个 IP 实例、您可以有一些类似的逻辑...

    如果 IP_ID =1

    将第一个 XCVR 连接到第一个 JESD IP

    否则、如果 IP_ID =2

    将第二个 xCVR 连接到第二个 JESD IP

    等等...

    在 xCVR 向导中、您可以配置每个 xCVR 实例以查看与哪个 ADC 相对应的 FPGA 的特定串行器/解串器引脚。

    谢谢!

    Eric

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Eric、

    谢谢。