This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS52J90:32通道模式下 JESD 接口问题中的奇数偶数 ADC (ADE/ADCO)输入分离

Guru**** 2390735 points
Other Parts Discussed in Thread: ADS52J90

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1479358/ads52j90-odd-even-adc-ade-adco-input-separation-in-jesd-interface-issue-in-32-channel-mode

器件型号:ADS52J90

工具与软件:

我们将在4通道模式和32通道中使用 TI_JESDC IP 从 ADS52J90接收数据。

每个多帧的帧数已设置为4 (在相应的寄存器中设置 K 值= 4-1 = 3。

我们已按照表22设置数据打包。 针对 NAL = 4和 NSER > NRES 在正常包装模式下的数据打包(ADS52J90数据表的第55页)。

关于这种格式的问题: LMFC 附带的第一个帧应该是奇数帧(ADC_IN_1、即 ADC_ODD)? 我们看到、在 JESD 中每次复位时、随机选择奇数偶数输入。

另一个问题与 TX_Trigg 相关。 我们没有看到前面提到的 TX_TRIG 用于 JESD 模式。 我们是否需要在 JESD 链路接通时使用 TX_TRIG 来进行偶数分叉。? 即使在条件下、我们也能看到它

寄存器0x46上的"MASK_TX_TRIG"设置为高电平、ADC0和 ADCe 仍在触发时切换。 这也是不一致的。 我请 TI 团队提出建议、因为数据表中没有明确提及这一点。

我们也尝试将 JESD_RESET1、JESD_RESET2和 JESD_RESET3位设置为高电平、但没有帮助。

谢谢!

Trushal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、 我从实验中了解到 LMFC 脉冲 不能与奇数和偶数样本具体关联。 从与类似 ADC 系列相关的各种 TI 论坛帖子中、我了解我们需要使用 TX_TRIG 信号。 在 TI_JESDC 文档中、对于计算确定性延迟没有帮助。 那么、如果 TX_TRIG 是从 FPGA 生成的、那么为了捕获 JESD IP 数据接收端的 TX_TRIG 事件(效应)、我们需要考虑多长时间的延迟? 希望得到一些帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您要在 JESD 中使用哪个子类?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    它是 JESDB 子类1