This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38J84EVM:查询 DAC38J84 EVM 中的均衡设置

Guru**** 2380860 points
Other Parts Discussed in Thread: DAC38J84EVM, DAC38J84
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1482150/dac38j84evm-query-regarding-the-equalization-settings-in-dac38j84-evm

器件型号:DAC38J84EVM
Thread 中讨论的其他器件: DAC38J84

工具与软件:

您好!

我们正在尝试以12.5Gbps 线路速率运行 DAC38J84EVM、FPGA 时钟= 312.5 MHz、DAC 时钟= 2500 MHz (x4内插)。 但我们没有得到链接, DAC 错误为0x70b,声明8b/10b 视差错误, 8b/10b 不在表错误, CGS 错误。 此外、尽管 SERDES 时钟和 DAC JESD 时钟正确、但 SERDES FIFO 仍无法按要求运行。 因此、我们要研究 DAC38J84的均衡功能。 我们尝试了对 DAC 均衡规范中提到的寄存器进行探究、但却无法理解。 目前、config61 (0x3D)的值 为0x88。 所以、我们想知道如何处理 DAC JESD 端的均衡设置是否合适。 此外,我们尝试在 DAC GUI 中找到均衡设置,但没有找到任何,我们错过了什么吗?

请告知我们是否能提供任何其他信息。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    DAC38J84 SerDes 接收器是完全自适应的。 您可以在此处的 GUI 面板中找到各种均衡设置。

    请查看您是否可以探测 LVDS SYNCOUT 引脚。 请检查州。 如果 LVDS 同步(握手信号)不处于逻辑低电平、则 DAC 无法从 FPGA 请求 K28.5信号。 您可能会遇到上面提到的错误

    -Kang