[参考译文] DLP991U：DLP991U

下午好、肯特  

我联系了系统工程师、但未收到响应。 我将再次与他跟进、并随时向您通报任何进一步的见解。

与此同时、我想解答您在该主题中发布的问题。 查看 DLPC964 Apps FPGA 用户指南后、缩短"FPGA DMD 稳定时间"或"MCP_Active"信号可能会导致系统中出现问题。 当使用 MCP_START 信号复位 DMD 块时、系统会指示"CPU DMD 稳定时间"、在此期间微镜会调整到其适当状态。 此稳定周期至关重要、因为在微镜稳定之前加载新数据可能会导致不稳定。 此外、由于所有块同时接收复位信号、因此系统必须等待一个块中的微镜稳定、然后才能将数据发送到下一个块、这意味着加载额外数据到微镜会将 DMD 推入未知状态、并且由于复位信号同时存在、因此 DLPC964 Apps FPGA 无法加载另一个块、直到其他微镜有足够的时间进行稳定。

对于第二个选项、线性串联排列是必要的、因为图形发生器必须等待"MCP_START"信号、然后才能将另一个数据传输发送到 DLPC964控制器。 块数据传输完成后、Apps FPGA 会使 DMDLOAD_REQ 信号生效以通知 DLPC964控制器执行下一次操作。 由于四个 Aurora 数据通道可能不会完全同时完成数据传输、因此系统会确保所有通道都已完成数据传输、然后才将 DMDLOAD_REQ 置为有效、以防止任何不完整的数据加载。 Apps FPGA 必须考虑四个 Aurora 数据通道接口彼此不完全同步、因此数据无法在完全相同的时钟周期完成。 这意味着、Apps FPGA 必须监测并验证所有四个通道上的 Aurora 块数据传输已完成、然后再将 DMDLOAD_REQ 置为有效、以便每个数据传输都可以正确加载到 DMD 上。

此致、  

Tristan Bottone.