• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 28 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DLPLCRC964EVM：FPGA 电路板选择和图形化速率

admin
Guru**** 2339070 points
Other Parts Discussed in Thread: DLPC964, DLP991U, DLPLCRC964EVM, DLPLCR99EVM, DLP991UUV
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/1512709/dlplcrc964evm-fpga-board-selection-and-patterning-rate

器件型号：DLPLCRC964EVM
主题中讨论的其他器件：DLP991U、 DLPLCR99EVM、DLPC964、 DLP991UUV

工具/软件：

与此链接主题类似、我将尝试使用 DLPLCRC964EVM 来驱动 DLPLCR99EVM 和 DLP991U DMD 来设计一个系统。 我看到使用外部 FPGA 板时数据速率会提高、但我想确认、要达到 DLP991U 能够达到的完整 12kHz +图形速率、我需要前端 FPGA 板。 此外、链接主题中还提到、推荐的 AMD 707 FPGA 已停产、将  在 2025 年上半年提供基于 AMD Virtex Ultrascale+ FPGA VCU118 的新解决方案。 是否已经完成、是否有新的 VHDL 代码包可供使用？

谢谢！

  • 0
    TI__Guru**** 2339070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Greg 您好：  

    是的，正确 — 在连接前端器件后，DLP991U 能够达到 1 位图形速率、 直至达到完整的 12kHz 模式速率。  

    此外、我们不会继续使用 VCU118 作为 DLPLCRC964EVM + DLPLCR99EVM 的新前端器件。  我们决定过渡到 AMD Zynq UltraScale+ MPSoC ZCU102 EVM 套件。 此决定主要基于 VC 707 和 ZCU102 之间提供的 FMC 信号之间的更紧密校准。 VC 707 和 ZCU102 具有相同的 FMC 引脚排列 (VCU118 具有不同的 FMC 布局和额外 I/O)、因此我们团队向前发展了 ZCU102、因为它是现已停产的 VC 707 的更直接的插件替代产品。 更新的解决方案目前正在开发中、预计将在 2H25 推出。 我们感谢您的耐心、并对延误深表歉意。

    到目前为止、我们可以推荐以下几个选项：

    • 您 可以从 AMD 获取 ZCU102 EVM 板、并使用 我们为 VC 707 提供的应用 FPGA 源文件作为参考、 通过自己的 FPGA 开发工作构建系统所需的内容
    • 我们可以向我们的第三方开发人员提供联系信息,如 Visitech、Vialux 和 InVision ,您 可以与他们合作开发应用 FPGA 或购买您需要的系统

    请注意、一旦该版本发布、基于 ZCU102 的设计将不会为客户提供连接 DLPC964 的数据输入接口、但仅用作测试图形发生器。

    谢谢、谨致问候、  

    Tristan Bottone

  • 0
    TI__Guru**** 2339070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您发送编修。 我期待在出现更新后的解决方案。 您能否详细说明一下上一个注释、即新设计没有连接到控制器的数据输入接口、而只生成测试模式？

  • 0
    TI__Guru**** 2339070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Greg、  

    当然！ 至于最后一个注释、我很高兴澄清更多、请参阅以下内容。   

    基于 ZCU102 的解决方案旨在作为 DLPC964 的独立测试图形发生器运行、这意味着它不会接受或处理任何外部用户图像数据。 相反、该设计将支持内部图形生成（例如棋盘，斜升等）、包括内置测试图形和可预加载到 FPGA 中的用户定义自定义图形序列 （这将具有在 VC 707 上看到的相同行为） 。  

    尽管 ZCU102 不会为 DLPC964 提供数据输入接口、但用户仍能够配置和运行嵌入到位流中或存储在相关存储器中的自定义序列。 因此、虽然它不允许客户将新图像动态流式传输到 DLPC964 中、但确实允许客户定义和存储他们的自定义图形集。 因此、该器件适用于不需要动态流式传输的系统开发和评估。  

    此致、

    Tristan Bottone

  • 0
    TI__Guru**** 2339070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Tristan：

    对延迟深表歉意。 感谢您澄清 ZCU102 的行为。 我认为、对于我的研究应用、我需要能够以 12kHz 的完整速率将图像流式传输到 DLPC964 中。 对数据流的限制是由于 ZCU102 硬件或 VHDL 代码包（即我是否可以为 ZCU102 开发自己的允许流式传输的软件包、还是需要为其选择不同的 FPGA）？

    在一个单独但相关的问题中、是否可以获取 DLPLCRC964EVM 和  DLPLCR99EVM 的 CAD 模型？

    谢谢！

    Greg Dachtler

  • 0
    TI__Guru**** 2339070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Greg、  

    不用担心,当然！

    在当前基于 ZCU102 的应用中、数据流的限制并不是由于 ZCU102 硬件本身造成的、而是由于当前的 VHDL 代码包和系统设计。 基于 ZCU102 的解决方案旨在 在“预加载图形模式“下运行、在这种模式下、图形存储在 FPGA 存储器中或作为预配置的位平面发送、并且不进行动态流式传输。  ZCU102 能够支持这种类型的架构、但需要自定义开发。  实现完整流式传输需要对 FPGA 设计进行重大修改、以满足必要的数据流水线和时序要求。  

    对于 DLPLCRC964EVM 和 DLPLCR99EVM CAD 模型、请 查看 以下信息。

    DLPR115 和 DLPR116 设计文件包括  相关 EVM 的物料清单 (BOM)、原理图和装配文件。  DLPM074 机械 CAD 文件是 DLP991U /DLP991UUV DMD 的 3D-CAD 模型、其中包含 DMD 的.stp 文件。

    此致、  

    Tristan Bottone