TI E2E 英文论坛海量技术问答的中文版全新上线,可点击相关论坛查看,或在站内搜索 “参考译文” 获取。

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DLPLCRDC4422EVM:无来自 FPGA 的图像(TPG 和 VX1输入)

Other Parts Discussed in Thread: DLPLCRDC4422EVM, DLPC4422, DLP470TE
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/1077912/dlplcrdc4422evm-no-image-from-fpga-neither-tpg-nor-vx1-input

部件号:DLPLCRDC4422EVM
“线程”中讨论的其它部件: DLPC4422DLP470TE测试

大家好,

我们希望使用 DLP470EVM 设置 DLPLCRDC4422EVM 以显示逐输入的图像。  ASIC 的图像输出工作正常(TPG,Splash 的各种模式)。


但是,在连接 我们自己的 VX1源时,我们还没有看到任何图像。  我们发射了600 MHz 像素时钟(不是 常用 的594),并且计时(可在图像源上自由编程)与 DLP470TE_VX1_Input_Video_Timings.xlsx 的计时#3 (3840x21660_60)匹配。  DLPC4422 EVM 支持的色深为每种颜色10位。   4K LC 面板(Innolux M280DGJ-L30)可以正确显示测试图像。

接下来,我们测试了 FPGA TPG,但也看不到图像。 设置(通过 DLP GUI 应用)包括:

在“显示”页面上,投影模式设置为“外部”。

在“FPGA 控制页面”上:

- FPGA UHD TPG 设置为"240Hz_4XPR",然后,选择"FPGA UHD 模式状态",同时 选中"is XPR ON"(是 XPR 开启)和"is TPG ON"(是 TPG 开启)。

—尝试了不同的 FPGA TPG 模式,但没有图像,两者都没有。

***我觉得奇怪的是,在“源”页面的“源代码描述”下:

- “活动显示”始终为“SFG”,将其更改为“外部”时,“数据路径状态”条目将变为“查找_进行同步”,“活动显示”将在几秒钟后返回到“SFG”。

当我在“显示”页面中将“外部”设置为投影模式时,假设“活动显示”应为“外部”,“数据路径状态”应为“MONITOR_SOURCE”,这是否正确?

感谢您就如何继续操作提供任何建议,

马蒂亚斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    附录:  EVM 固件为 V 9.5.1,FPGA 版本0_0_147

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢马蒂亚斯。 我们的团队将检查您的设置,并在明天提出行动建议。

    此致,

    马特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Matthias 您好,

    很抱歉,我们在尝试重新创建您的用例时遇到了一些问题。

    有关“来源”页面的问题与等待输入相关的超时问题有关,应仔细检查。 可能有一个软件解决方案,但我们需要先重新创建它。

    请等待更新。

    最佳

    阿伦·布莱克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Matthias 您好,

    在我们开展这项工作的过程中,请多多包涵,一周时间不长,恶劣的天气正在造成一些延误。

    最佳

    阿伦·布莱克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Aaron,

    感谢您的留言——没问题,我们随时准备。

    马蒂亚斯最好的酒店

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢马蒂亚斯。 我们将很快返回实验室并报告调查结果。

    马特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    马蒂亚斯,

    我只是想告诉大家,我已经尝试看看我可以做些什么来帮助我。  我已经收购了 DMD,DMD EVM 板和双控制器4422 EVM。  我的硬件有问题,由于某些原因无法对闪存进行编程。  我不知道为什么我们在这里遇到这么多麻烦;这通常不是问题。  

    现在,让我们确认几件事。  您是否已尝试先启用 FPGA TPG ... FPGA 控制-> FPGA 超高清 TPG -> XPR 关2D TPG 120Hz ->套件。  然后继续进行“TPG 是否打开”。  完成此操作后,将“显示投影”模式设置为“外部”(“显示”->“投影模式”->“外部”)。  您可以尝试将 FPGA TPG 设置为不同的模式,这可能更明显... FPGA 控制-> FPGA 常规配置->测试模式-> 7-Checkerboard。  希望这能在 DMD 上显示棋盘并帮助确认 FPGA / DLPC4422接口工作正常...  

    此致,
    加里

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    马蒂亚斯,

    您是否能够尝试加里的建议。  让我们知道结果,以及您是否需要进一步的帮助。

    菲克斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    加里,谢谢,我刚刚按照您的上述要求进行了测试,现在 FPGA TPG 按照您建议的步骤工作,使用  FPGA 控制-> FPGA UHD TPG ->基于2D TPG 120Hz 的 XPR ->套件(可以看到分窗模式)。

    因此 ,我们可以继续 测试 VX1输入信号,如果我们遇到进一步的问题,我将打开一个新的线程。

    感谢您的帮助!

    最佳

    马蒂亚斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好消息!  这有点棘手,因为 FPGA 和控制器实际上没有相互沟通,所以您需要先启动源(本例中为 FPGA TPG),然后再告诉控制器寻找外部输入。  我很高兴这项工作能奏效...希望这能让您离工作更近一步。

    感谢您的更新。

     加里