• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 9 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 190 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DLPC410：DLPC410

admin
Guru**** 1199470 points
Other Parts Discussed in Thread: DLP9500, DLPLCR65NEVM, DLPLCR70EVM, DLPLCR95EVM, DLPC410, DLPLCRC410EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/873335/dlpc410-dlpc410

器件型号：DLPC410
主题中讨论的其他部件：DLPLCR65NEVM、 DLPLCR70EVM、 DLPLCR95EVM、DLP9500

你(们)好

我在   TI 网站上为 DLPCRC410EVM 生成了 FPGA 模式生成源文件。

我已确认显示全局、四路(288行：4块大小)、双路(144行：2块大小)重置。

每个显示器都是分开的四图像尺寸。  我认为是这样。

但我想用 3个双重置(432行：3个双块)来显示我的图像。

是否可以为3个双重置编辑源文件？  

如果 您有任何解决方案，请告诉我。

此致

  • 0
    TI__Guru**** 1199470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Richard、

    欢迎来到 TI-E2E 论坛的 DLP 部分。

    (二 已编辑-另请参见下一条消息****

    首先、您有哪款 DMD EVM？  DLPLCR70EVM、DLPLCR95EVM 或 DLPLCR65NEVM？   

    我不确定您的意思是"quad (288行：4块大小)、dual (144行：2块大小) reset"。  这意味着 DMD 具有1152个垂直像素、但 DLPC410支持的三个 DMD 中没有一个具有1152个像素的垂直分辨率。

    对于给定的 DMD、复位块的大小和位置是固定的。  这些不能由软件更改。  它是一种电气特性。

    秘书长的报告

    如果您可以更详细地解释、我们或许能够找到一种帮助方法。  谢谢。

    Fizix

  • 0
    TI__Guru**** 1199470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Richard、

    我有一个瞬间的脑毛刺脉冲。  我意识到 DLP9500 DMD 必须只有15个72块。

    答案是肯定的。  如果您只想使用432行(即6个由3个双块分组组成的重置块)、则可以使用双块分组来重置。  您必须从允许的分组中进行选择-即块(0、1) (2、3) (4、5) (6、7) (8、9) (10、11) (12、13) (14、_)。  这些是双块地址0 - 7。   

    就更改 APPS_FPGA 代码而言、可以完成此操作、但您必须进行更改并测试*。bit 文件。  我们不提供定制服务、但提供了源代码、以便客户可以进行此类更改。

    此致、

    Fizix

  • 0
    TI__Guru**** 1199470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Fizix

    感谢您的信息。

    您是对的，我想更改432行。 我知道应用程序 FPGA 代码中允许的分组-即块(0、1) (2、3) (4、5) (6、7) (8、9) (10、11) (12、13) (14、_)。  这些是双块地址0 - 7。   

    我们有 DLP9500 DMD 和 DMD 控制器板。   采用 DLP9500 DMD 的全局、四路、双路复位显示正常。

    但我不需要1幅图像，有3幅图像显示，即独立的图像显示(0,1)(2,3)(4,5)....

    我们希望对  1个图像使用432行的6块分组-即 在块(6、7、8、9、10、11) 上对其余块进行分组、以更改显示到 DMD 的黑色图像

    因为我们必须仅使用    块(6、7、8、9、10、11)更改 DMD 29000帧的帧速率(阶段172 mm/s 的移动速度) 。

    是否可以对我们的项目进行此配置？

    请告诉我您的信息。

    此致。

    Richard

  • 0
    TI__Guru**** 1199470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Richard、

    第一次加载0时、您不必再次加载这些块。   

    您只需要加载列出的块 (6、7、8、9、10、11)。  根据您尝试执行的操作、您可以发出3个双块复位或1个全局复位。  全局复位不会改变之前加载了0的块。

    这有道理吗？

    Fizix

  • 0
    TI__Guru**** 1199470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Fizix

    感谢您的信息。

    我将尝试处理您的信息、然后将结果发送 给您。

    此致

    Richard。

  • 0
    TI__Guru**** 1199470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Fizix

    我很抱歉。

    我无法做到这3个块之前加载了0。

    我将附上您的电子邮件地址、该地址包含 您站点中 APP_FPGA 代码的双复位文件(pgen_pgD_a.vhd、pgen_pgD_e.vhd)。

    请编辑该文件以进行3次双块重置(6、7、8、9、10、11) 并返回给我该文件。

    如果您不需要大量时间来编辑文件、

    我无法附加此站点以进行插入文件。

    请告诉我您的电子邮件地址、以便附上文件。

    此致  

    Richard。

  • 0
    TI__Guru**** 1199470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Richard、

    我很遗憾地通知您、我们未设置为为为个人/公司提供定制 FPGA 代码。

    但是、我认为您可能会误解。  如果您只需要更改这三个"双块"中的数据、则只需通过数据加载更改数据并发出全局微镜"复位"即可。  此复位不会导致未使用的块改变微镜状态。

    您可能需要查找熟悉 VHDL 代码的人员来帮助解决此问题。   

    请查看我们的设计合作伙伴网络以获得帮助：

    http://www.ti.com/dlp-chip/advanced-light-control/optics-electronics/optics-electronics.html

    Fizix

  • 0
    TI__Guru**** 1199470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Fizix

    我对 Virtex-5 (LX50)的下载失败有疑问。

      我们在3周前购买了 DLPLCRC410EVM 电路板。

    我想下载 Virtex-5 (LX50)中的位文件。使用 ISE 13.x

    但状态是 "Program Fail"(程序失败)。   

    我已使用下载电缆的平台 USB II (LED 为绿色)。  

    请告诉我如何设置 DIP 开关或跳线等...

    Richard

  • 0
    TI__Guru**** 1199470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Richard、

    很抱歉耽误你的时间、我得稍微研究一下。

    电路板上没有要设置的内容。  但是、在软件中、请确保您选择了正确的平台电缆并将其设置为 JTAG。

    我建议从 APPS_FPGA PROM 备份默认的*。MCS 文件(即使您只打算在 APPS_FPGA 中直接使用*。bit 文件也是如此。  这是在出现问题的情况下进行的。

    您只需使用 Impact 工具直接加载*。bit 文件进行测试即可。

    Fizix