This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DLPC231-Q1:LVDS 接收器如何覆盖 CLK 和数据通道之间的1位偏移?

Guru**** 665180 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/1311320/dlpc231-q1-how-the-lvds-receiver-cover-the-1bit-skew-between-clk-and-data-lane

器件型号:DLPC231-Q1

您好、TI 专家

由于  DLPC23x-Q1 ASIC 输入接口支持行业标准 OpenLDI (FPD-Link I)接口(Open
LVDS 显示接口规范 v0.95 - 1999年5月13日)和 v0.95规范中显示、接收器应能够承受独立差分对之间至少1位时间偏差。

您能解释一下如何在 IC 端实现此功能吗?

B·京城

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您正在使用或考虑哪个发送器器件型号?  我们需要找到 FPDlink 团队的专家、帮助解决这个问题和您拥有的其他问题。  DLPC230/DLPC231上的 OpenLDI 是一个硬编码物理层、与标准兼容、但我们对该小组在协议方面没有详细的专业知识。  因此、我想把这个问题转给正确的团队。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    京城

    DLPC230不能同时支持双端口、并且该实现不支持单端口的1位偏移。  DLPC230被设计成具有用于两个端口的引脚。  请参阅数据表的第5-3节-注释1。

    DLPC230确实支持端口之间的1位偏移。  但是、到目前为止、我们仅实现了在单个端口上支持高达110MHz 的像素时钟的系统。  可能、未来如果我们有需要更高分辨率的 DMD、则可以实现并提供双端口配置、在这种情况下、将支持每个端口之间的1位偏移。   从 DLPC230的 IC 输入、系统应设计为使用支持高达110MHz 的24位 RGB 数据的单个端口。  在这种情况下、单个端口的最大偏斜在数据表的第6.14节中定义为 Tsketch。   https://www.ti.com/lit/ds/symlink/dlpc230s-q1.pdf。  如果这能解决问题、请告诉我。  我还将通过另外几个开放线程来解决计时要求。

    请告知我们、这是否解决了您的问题。