This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DLP2021-Q1:DLP2021 -设置时间和保持会议、但上升时间和下降时间不会议

Guru**** 1809840 points
Other Parts Discussed in Thread: AM2632, DLP2021-Q1, SN74AVC8T245, AM2632-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/1389208/dlp2021-q1-dlp2021---setup-time-and-hold-meet-but-rise-time-and-fall-time-not-meeting

器件型号:DLP2021-Q1
主题中讨论的其他器件:AM2632SN74AVC8T245AM2632-Q1

工具与软件:

信号路径 AM2632 MCU <> 74AVC8T245收发器/电平转换器<> PCB3上的连接器<>柔性电缆<> PCB2 <> DLP2021上的连接器
DLP2021芯片输入(在连接器 PCB2和 DLP2021之间的 IN)上的测量值。  
我们在 Sitara AM2632源极侧和电平转换器( 74AVC8T245 )的功率耗散方面表现良好。
我们只会满足 DLP2021的上升时间和下降时间要求。  
我希望这不会是问题。
您能向我们确认一下吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好!

    这是为了进行之前的电子邮件讨论。 DLP2021-Q1输入的最长上升和下降时间为2.5ns。 客户在 SCTRL 上测得的值为7.3ns、最不真实、所有其他 DLP 输入信号也高于2.5ns。 尽管如此、仍需满足设置和保持时间。

    这很可能是由于74AVC8T245 电平转换器输出端的高容性负载所致。

    这是否是 DLP2021器件的问题?


    此致、
    François μ A。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Francois:

     通过比较输入与输出的上升/下降时间、是否确认了74AVC8T245电平转换器的根本原因?  如果是、它们是否能够使用具有更快上升/下降时间的不同电平转换器来缓解这种风险?

    我假设在室温下执行了客户建立和保持时间验证、其中观察到高达7.3ns 的上升/下降时间。 客户是否在整个温度(-40至105 C)范围内执行了任何系统级测试、以确定上升/下降时间是否变差并导致图像伪影?  与在数据表规格限值之外执行的任何情况一样、DLP 无法确认上升/下降时间>2.5ns 是否能够保证符合预期、因为我们尚未自行测试此条件。

    基于 AM263x 的解决方案的上升/下降时间裕度可能归因于 SAC 总线在50MHz 而不是标称76.2MHz 上运行。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Akeem。

    、为了确保、您可以检查74AVC8T245电平转换器输入端的上升和下降时间吗? 根据其规格、其斜率应小于5ns/V

    我假设可以进行上述操作、因为 AM2632 MCU 直接驱动电平转换器。 然后、我们可以尝试通过在74AVC8T245输出端添加一些上拉电阻器来获得更短的转换边沿。 尝试打开10 kΩ、例如 SCTRL、因为它是最严重的违规者、并查看它能在多大程度上缩短转换时间。 您可能会降至1 kΩ、但最好保持高上拉值以更大限度地减少额外的电流消耗。

    正如 Akeem 所建议的、我们还必须查看转换时间随温度的变化情况。 但我们首先看一下室温条件。

    谢谢你。


    此致、
    François μ A。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Francois 和 Akeem。

    实际上、电平转换器输入和输出差值约为0.3ns。

    示例电平转换器输入的上升时间为3.5ns、电平转换器输出的上升时间约为3.8ns。

    感谢解决方案建议,在这种情况下 ,我们需要放置电阻器,尤其是在电平转换器的输入端。

    如果还需要改进、我们还需要将这些电阻器放置在电平转换器的输出端   

    让我们来看看使用 10 kΩ 或1 kΩ 的解决方案 。 并让我们知道结果。

    谢谢。此致

    Srinath

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Francois 和 Akeem、

    尽管有会议设置和保持时间、是否必须满足 DLP2021的这一上升时间和下降时间?

    如果不满足上升时间和下降时间,我们将面临的风险是什么?

    谢谢。此致

    Srinath

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Srinath:

    让我来提醒您 Akeem 的声明:"与任何超出数据表规格限制的情况一样、DLP 无法确认上升/下降时间>2.5ns 是否能够保证符合预期、因为我们尚未自行测试这种情况。"

    因此、我们应该尽量避免违反上升和下降时间限值。

    您是否已对电平转换器输入和/或输出端的上拉电阻进行过实验? 结果如何?

    顺便说一下、我们现在看到的是一个在标称76.2 MHz 下工作的接口。 您是否仿真了从 AM2632-Q1到 SN74AVC8T245的路径? 这两个器件之间的信号布线长度是多少?


    此致、
    François μ A。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 、Francois Charlot、

    是的、我们通过在电平转换器的输入和输出端添加1k Ω 和10K Ω 的上拉电阻器进行了测试。

    我们没有看到任何变化、在电平转换器的输入和输出端具有相同的上升时间和下降时间。

    谢谢。此致、

    Srinath。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Srinath:

    谢谢你。 我们向 SN74AVCT8T245BQ1应用团队寻求了一些支持、他们对此进行了一些查询:

    1. 您能否请断开所有 SN74AVCT8T245BQ1输出并测量其上升和下降时间? 断开所有连接后、请在此处发布具有正常负载的 tr / tf 的完整列表。
    2. 您能否确认 Sitara AM2632 MCU 和 SN74AVCT8T245BQ1之间的唯一负载是 PCB 引线、没有其他负载? 请在此处报告 tr 您在 SN74AVCT8T245BQ1输入上测量的 SN74AVCT8T245BQ1 / tf 次数。
    3. 您说过、SN74AVCT8T245BQ1输出的上升时间介于3.8ns 至7.3ns 之间。 除了驱动不同的 DLP2021信号外、这些信号之间有什么不同? 布线长度、布线宽度、PCB 层、所横穿过孔数...  

    谢谢你。


    此致、
    François μ A。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    将状态更改为"等待客户"。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Francois:

    感谢您提供调试建议、

      Sitara AM2632 MCU 和 SN74AVCT8T245BQ1之间只有 PCB 布线 。

    所有信号都是长度匹配的。

    但是、我们目前处于设计冻结状态的最终样本中。

    我们没有为客户提供其他布局示例。

    我们希望了解,这将是问题不满足上升时间和下降时间,即使在会议设置和保持时间后。

    谢谢。此致

    Srinath

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Srinath:

    如前所述、"与任何在数据表规格限制之外执行的情况一样、DLP 无法确认>2.5ns 的上升/下降时间是否能够保证符合预期、因为我们尚未自行测试此条件。"

    我们应该按照我的8月7日职位的路线进行调查。 请提供详细的答案和测量结果。 谢谢你。


    此致、
    François μ A。