This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLK10232:设计和调试问题

Guru**** 2383420 points
Other Parts Discussed in Thread: TLK10232, TLK10232EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1465950/tlk10232-design-and-debug-questions

器件型号:TLK10232

工具与软件:

关于 TLK10232的使用、我们还有几个问题。 它们是:

* REFCLK 连接
-当使用156.25MHz LVPECL 振荡器作为时钟源时、REFCLK 输入的端接要求是什么? 是否有可用的基准电路? EVM 原理图显示了从交流耦合电容器到 TLK 引脚的直接连接。
-上升/下降时间要求有多重要? 查找可以安全地保证满足最大值的 LVPECL/LVDS 振荡器似乎并不容易。 是否有关于振荡器的建议?

*附加文档
数据表中的表8-22"更多信息、请参阅 TLK10232启动过程(单独的文档)"。 我们如何访问这份单独的文档?

* XAUI 链接/桥接器并非没有错误
在 LS/XAUI 侧、TLK 器件在一个通道上连接到 NWP (MCHP)、在另一个通道上连接到10GPHY (MCHP)。 在一个场景中、我们已使用内部开关桥接2个通道(请参阅我的另一个 E2E 帖子)。 虽然此桥接器一般可以正常工作、但我们面临这样一个事实:两个 XAUI 链路伙伴(NWP、PHY)都报告非常少量的 FCS 错误。
必须注意的是、在此测试期间、没有任何东西连接到 HS/KR 侧。

XAUI 桥接器配置中0x1E 器件(特定于供应商)的寄存器转储如下所示(PHY 侧):
寄存器值说明
1Ex0000 0x0610 GLOBAL_CONTROL_1
1Ex0001 0x0b24 CHANNEL_CONTROL_1
1Ex0002 0x831d HS_SERDES_CONTROL_1
1Ex0003 0xa848 HS_SERDES_CONTROL_2
1Ex0004 0x1500 HS_SERDES_CONTROL_3
1Ex0005 0x2000 HS_SERDES_CONTROL_4
1Ex0006 0xf115 LS_SERDES_CONTROL_1
1Ex0007 0x0000 LS_SERDES_CONTROL_2
1Ex0008 0x0000 LS_SERDES_CONTROL_3
1Ex0009 0x0380 HS_OVERLAY_CONTROL
1Ex000A 0x1fff LS_overlay _CONTROL
1Ex000B 0x0d10 loopback_TP_CONTROL
1Ex000C 0x0371 LS_CONFIG_CONTROL
1Ex000D 0x2f80 CLK_CONTROL
1Ex000E 0x0000 RESET_CONTROL
1Ex000F 0x70af CHANNEL_STATUS_1
1Ex0010 0x0000 HS_ERROR_COUNTER
1Ex0011 0x0000 LS_LN0_ERROR_COUNTER
1Ex0012 0x0000 LS_LN1_ERROR_COUNTER
1Ex0013 0x0000 LS_LN2_ERROR_COUNTER
1Ex0014 0x0000 LS_LN3_ERROR_COUNTER
1Ex0015 0x4146 LS_STATUS_1 (lane0)
1Ex0015 0x4146 LS_STATUS_1 (lane1)
1Ex0015 0x4146 LS_STATUS_1 (lane2)
1Ex0015 0x4146 LS_STATUS_1 (lane3)
1Ex0016 0xf006 HS_STATUS_1
1Ex0017 0x2000 dst_control_1
1Ex0018 0x0c20 dst_control_2
1Ex0019 0x2500 DSR_CONTROL_1
1Ex001A 0xac20 dsr_control_2
1Ex001B 0x1043 DATA_SWITCH_STATUS
1Ex001C 0x0000 LS_CH_CONTROL_1
1Ex001D 0x0000 HS_CH_CONTROL_1
1Ex001E 0x0000 EXT_ADDRESS_CONTROL
1Ex001F 0x0000 EXT_ADDRESS_DATA
1Ex8003 0x0283 VS_10G_LN_ALIGN_ACODE_P
1Ex8004 0x017c VS_10G_LN_ALIGN_ACODE_N
1Ex8021 0x000f MC_AUTO_CONTROL
1Ex802A 0x02fd dst_on_char_control
1Ex802B 0x02fd dst_off_char_control
1Ex802C 0x0207 dst_stamp_char_control
1Ex802D 0x02fd DSR_ON_char_control
1Ex802E 0x02fd DSR_OFF_char_control
1Ex802F 0x0207 DSR_STUFF_CHAR_CONTROL
1Ex8040 0x0000 LATENCY_MEASE_CONTROL
1Ex8041 0x0000 LATENCY_COUNTER_2
1Ex8042 0x0000 LATENCY_COUNTER_1
1Ex8100 0x0000 TRIGGER_LOAD_CONTROL
1Ex8101 0x0000 TRIGGER_EN_CONTROL


XAUI 桥接器配置中0x1E 器件(特定于供应商)的寄存器转储如下所示(NWP 端):
寄存器值说明
1Ex0000 0x0610 GLOBAL_CONTROL_1
1Ex0001 0x0b24 CHANNEL_CONTROL_1
1Ex0002 0x831d HS_SERDES_CONTROL_1
1Ex0003 0xa848 HS_SERDES_CONTROL_2
1Ex0004 0x1500 HS_SERDES_CONTROL_3
1Ex0005 0x2000 HS_SERDES_CONTROL_4
1Ex0006 0xf115 LS_SERDES_CONTROL_1
1Ex0007 0x0000 LS_SERDES_CONTROL_2
1Ex0008 0x0000 LS_SERDES_CONTROL_3
1Ex0009 0x0380 HS_OVERLAY_CONTROL
1Ex000A 0x1fff LS_overlay _CONTROL
1Ex000B 0x0d10 loopback_TP_CONTROL
1Ex000C 0x0371 LS_CONFIG_CONTROL
1Ex000D 0x2f80 CLK_CONTROL
1Ex000E 0x0000 RESET_CONTROL
1Ex000F 0x70af CHANNEL_STATUS_1
1Ex0010 0x0000 HS_ERROR_COUNTER
1Ex0011 0x0000 LS_LN0_ERROR_COUNTER
1Ex0012 0x0000 LS_LN1_ERROR_COUNTER
1Ex0013 0x0000 LS_LN2_ERROR_COUNTER
1Ex0014 0x0000 LS_LN3_ERROR_COUNTER
1Ex0015 0x4142 LS_STATUS_1 (lane0)
1Ex0015 0x4142 LS_STATUS_1 (lane1)
1Ex0015 0x4142 LS_STATUS_1 (lane2)
1Ex0015 0x4142 LS_STATUS_1 (lane3)
1Ex0016 0xf006 HS_STATUS_1
1Ex0017 0x2000 dst_control_1
1Ex0018 0x0c20 dst_control_2
1Ex0019 0x2500 DSR_CONTROL_1
1Ex001A 0xac20 dsr_control_2
1Ex001B 0x1043 DATA_SWITCH_STATUS
1Ex001C 0x0000 LS_CH_CONTROL_1
1Ex001D 0x0000 HS_CH_CONTROL_1
1Ex001E 0x0000 EXT_ADDRESS_CONTROL
1Ex001F 0x0000 EXT_ADDRESS_DATA
1Ex8003 0x0283 VS_10G_LN_ALIGN_ACODE_P
1Ex8004 0x017c VS_10G_LN_ALIGN_ACODE_N
1Ex8021 0x000f MC_AUTO_CONTROL
1Ex802A 0x02fd dst_on_char_control
1Ex802B 0x02fd dst_off_char_control
1Ex802C 0x0207 dst_stamp_char_control
1Ex802D 0x02fd DSR_ON_char_control
1Ex802E 0x02fd DSR_OFF_char_control
1Ex802F 0x0207 DSR_STUFF_CHAR_CONTROL
1Ex8040 0x0000 LATENCY_MEASE_CONTROL
1Ex8041 0x0000 LATENCY_COUNTER_2
1Ex8042 0x0000 LATENCY_COUNTER_1
1Ex8100 0x0000 TRIGGER_LOAD_CONTROL
1Ex8101 0x0000 TRIGGER_EN_CONTROL

非常感谢提供任何调试此问题的建议。
非常感谢您的反馈和支持!

BR
Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    我仍在调查此问题、下周早些时候将向您提供反馈。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    我对延误深表歉意。

    关于 REFCLK:

    • REFCLK 输入应具有100欧姆差分阻抗。 EVM 原理图是值得参考的最佳设计。
    • 下面是几款 TI 振荡器、我认为这些振荡器应符合规格。 链接

    这是启动过程文档。

    e2e.ti.com/.../5001.tlk10232_5F00_BringupProcedures_5F00_v2.pdf

    关于 XAUI 桥接器:

    我在 CHANNEL_STATUS_1寄存器中看到 FIFO 下溢。 我建议阅读数据表中提供的附录 A:可提供的 XAUI 时钟容差补偿、并调整 FIFO 深度和水线设置。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    感谢您的反馈和启动文档。

    REFCLK:

    目前、我们在电路板上安装了一个 XO、其上升/下降时间规格(20%至80%)为300ps (典型值)和500ps (最大值)。 您能说这可能与我们看到的问题有关或者 不能达到预期的上升/下降时间会产生哪种后果?

    Meanhwile 我即将寻找和订购安全符合规范的 Xos (感谢链接)。 无论如何、我想了解我们看到的问题是否与 XO 相关。

    XAUI 桥接器:

    我们已经"播放"了 FIFO 设置、但没有成功。 理论上(仍需要进行实际测量)、在我们的示例中、时钟偏差应小于10ppm、我们仅使用512B 的相当小的数据包进行测试、因此我们想知道为什么 FIFO 报告根本未运行。 因此、我们尝试思考导致该问题的其他原因(另请参阅 REFCLK 讨论)以及如何检查它们。 如果您有任何疑问、请告知我们。

    由于没有任何连接到 KR 端口(尚未连接)、HS 双方都报告 LOS。 这是在我们的环路中可以忽略的东西吗?

    感谢您发送编修。

    BR
    Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    我仍在研究这个问题、并将在本周结束时向您提供反馈。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    我认为、XO 上升/下降时间可能是下溢问题的原因。

    是的、您可以忽略与 HS 侧相关的状态、因为它 未使用。

    您能否确认在寄存器0x1E.0001中选择了正确的 REFCLK?

    您是否可以尝试在寄存器0x07.0000中禁用自动协商?

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    感谢您的反馈。

    REFCLK 选择正确(我们已在电路板上连接 REFCLK0): 器件0x1E 寄存器0x0001值:0x0b24  

    禁用自动协商不产生任何影响。 但是、随着我们面临有关稳定性和功能的其他问题(只有一个方向看起来有效)、我们现在将再次关注 LS 开关配置。 为此、我们使用以下设置:

    0x7.0000 AN_CONTROL 默认值0x3000:清除 AN_ENABLE:0x2000
    0x1E.000b Loopback_TP_CONTROL 默认值0x0D10:启用浅本地环回: 0x0D11
    0x1E.001A DSR_CONTROL_2默认值0x4C20:选择备用通道 LS 输出、任何数据:0xAC20

    在此设置中、我们仍然会遇到 FCS 错误(低速率)、并且通道状态报告0x748F (有时报告0x7C8F)。 对于我们的开关星座、一切都可以根据此进行、不是吗?

    您是否认为自己有机会在实践中重建我们的设置?

    我仍然打算获取一些符合 TLK 规格的示例 XO。 希望他们会很快与我们在一起,并改善行为。

    BR
    Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    感谢您阐明 REFCLK 选择并尝试禁用。

    我有点困惑、您是否使用浅局部环回和"选择备用通道 LS 输入"(0x1E.001A=0xac20)? 您是否看到此配置的性能与浅本地环回和"选择备用通道 HS 输入"(0x1E.001A=0xec20)的性能不同? 或者"选择备用通道 LS 输入"(0x1E.001A=0xac20)、不使用浅本地环回?

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    感谢您的到来。 以下是当前测试状态的简短摘要:

    选择备用通道 HS 输入+浅回送:只有一个方向是通过流量(带 FCS 错误)

    * 选择备用信道 LS 输入:双向流量(双向 FCS 错误)

    * 选择备用通道 LS 输入+浅回送:与之前的设置相同(添加回路设置,以使其他块由于未连接的 HS 侧而进入更稳定/可预测的状态)

    我们仍然希望 Xos 能够更好地满足上升/下降时间的规格(等待样片)。

    您是否有机会以某种方式设置我们的案例并测试自己?

    感谢您的支持。

    BR
    Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    感谢您对测试状态的说明。

    目前、我没有在工作台设置中重现问题的资源。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    感谢您的答复。

    今天我有另一个更新:

    我们已将 SiTime 中的 XO 替换为 SiT9366AI-1E2-33N156.250000、并重新测试该行为。 遗憾的是、FCS 误差仍然存在、频率并未发生变化。

    因此、在等待进一步的 XO 样本( LMK61E0-156M25SIAT)时、我要求您再次思考要检查的其他事项。

    感谢您的支持。

    BR
    Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    我仍在研究这个问题、我们会很快回复您。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lucas´ć、

    同时、 我们还提供了 LMK61E0-156M25SIAT 的样片。 很遗憾、使用这些元件进行的初始测试显示出相同的行为。  

    是否有人可以画出 LMK61E0-156M25SIAT 与 TLK10232参考时钟接口(包括端接电阻器值等)的正确连接?
    这将有助于排除我们方面的任何错误。

    谢谢你。

    BR
    Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    TLK10232需要 LVDS 或 LVPECL 参考时钟、因此我相信可以使用以下任何一种设计。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Lucas。

    只是为了进行最终确认:当由 LVPECL 驱动时、TLK10232的 REFCLK 输入上不需要直流终端? 或者是否有内部端接? 引脚列表将 DVDD 作为基准、但 REFCLK 摆幅高达2000mVpp、因此我想知道内部电路是什么样的。

    也许您可以找到有关此方面的更多信息...

    BR
    Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    从 LMK61xx 数据表图和 TLK10232EVM 原理图来看、我认为应连接端接、如 LVPECL 的图13中所示。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    我的问题与 TLK10232输入上的直流端接(即耦合电容器后面)有关。 您能否确认 TLK 包含所有必需的元件并且无需外部端接?
    ACC。 对于我们的测量、输入引脚上似乎有大约0.8V 的直流失调电压。

    谢谢...

    BR
    Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    正确、TLK 和交流耦合之间无需外部端接。

    我感到有点困惑、因为您看到 TLK 输入引脚的直流失调电压为0.8V? 交流耦合电容器不应该阻止任何直流失调电压到达输入引脚?

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    直流偏移由 TLK10232中的内部电路产生。 也许你可以咨询芯片的设计者或任何的细节文档来确认/解释这一点。 也应该努力在 EVB 上测量此值。

    了解内部电路有助于更好地理解该主题。

    谢谢...

    BR
    Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    我理解、感谢您的澄清。 遗憾的是、这是一个传统器件、原始设计人员不再在 TI 工作。 我的建议仍然适用、TLK 和交流耦合电容器之间无需外部端接。 TLK10232EVM 电路板原理图对此提供了支持、其中不包括外部端接。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Lucas。

    让我们暂时"停用" XO 主题。

    我们将开始也启动开关的 KR 侧(根据我们现有的文档)。 我们来看看这个过程是如何进展的、以及此配置中是否也存在 XAUI 侧的 FCS 问题、或者显示其他内容。

    我会一直向您发布消息。

    BR
    Joerg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joerg:

    好的、感谢您的更新。

    此致!

    卢卡斯