请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83869HM 工具与软件：
尊敬的 TI 团队：
我们目前正在使用 DP83869HM PHY 实现1000BASE-T、我对 PCB 上的差分对间偏斜有疑问。 我从多个来源找到了多个答案、我希望能够更深入地了解这个问题。
我找到的值：
NVIDIA 在其 Jetson Orin NX 产品设计指南中指定了0.25 mm 的对间偏移。
我们在其1000BASE-T 参考设计中规定了330ps (PCB 上为50mm)、并参考了802.3。 但是、802.3不提供该信息。 千兆以太网101: Altium 网站上实施的基础知识也是如此。
802.3指定了整个1000BASE-T 系统的差值为50ns (100m CAT5e 电缆上最差的差线对间差)。
我还发现、在 PHY 之间的自动协商期间、有一种训练序列可帮助 PHY 识别各个对之间的极性、交叉和偏斜。 我想 PHY 中有一个寄存器存储这些信息、但我在 DP83869HM 数据表中找不到该寄存器。
我的问题是- PHY 用来补偿差分对间偏斜的机制是什么、PHY 可以校正的差分对间偏斜最大值是多少？ 根据802.3标准、我猜它是50ns (标准)+环境 条件：10ns (也是标准)+一些裕度。 但我没有任何证据证明这一点。
感谢您的帮助、
Marek
以下资源：
https://resources.altium.com/p/gigabit-ethernet-101-basics-implementation
https://www.we-online.com/components/media/o721295v410%20RD016a%20EN.pdf
