工具与软件:
您好!
当 IC 的表面温度达到50°C 或更高时、CAN 信号不输出、会产生位错误。
此时、振荡器输出连接到 OSC1和 OSC2、但实现了无负载电容。 位错误问题可通过并联一个10pF 电容来解决。
您能否告诉我、由于温度依赖性、内部操作可能导致 TCAN4550位错误?
IC 内部的寄生电容是否可能会随温度升高而变化、从而导致时钟模式发生变化?
此致、
Nishie
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
您好!
当 IC 的表面温度达到50°C 或更高时、CAN 信号不输出、会产生位错误。
此时、振荡器输出连接到 OSC1和 OSC2、但实现了无负载电容。 位错误问题可通过并联一个10pF 电容来解决。
您能否告诉我、由于温度依赖性、内部操作可能导致 TCAN4550位错误?
IC 内部的寄生电容是否可能会随温度升高而变化、从而导致时钟模式发生变化?
此致、
Nishie
尊敬的 Nishie:
[报价用户 id="460063" url="~/support/interface-group/interface/f/interface-forum/1485982/tcan4550-bit-errors-due-to-temperature-dependence "]您能否告诉我、由于温度依赖性、内部操作可能导致 TCAN4550位错误?
IC 内部的寄生电容是否可能会随温度升高而变化、从而导致时钟模式发生变化?
[报价]是的、您回答正确。 寄生电容随着温度升高而减小、从而导致晶体上的总容性负载发生变化。 较低的电容会导致较大的振荡峰峰值幅度、这可能导致该波形的最低电平降至 OSC2引脚上检查"接地"条件的单端模式检测比较器以下、该比较器需要检查该器件进入单端时钟模式。
[报价 userid="460063" url="~/support/interface-group/interface/f/interface-forum/1485982/tcan4550-bit-errors-due-to-temperature-dependence "]此时、振荡器输出已连接至 OSC1和 OSC2、但未实施负载电容。 误码问题通过并联一个10pF 电容来解决。仅使用寄生电容工作只能通过位于 OSC1引脚和晶体之间的串联阻尼电阻器来减少流过晶体的电流、并抑制振荡波形振幅或将其减小到阻止器件切换到单端时钟模式的电平。
当器件切换到单端时钟模式时、跨导放大器停止通过 OSC1引脚向晶体提供电流、并期望在此引脚上输入单端时钟(CMOS 电平未提供)。 因此、器件没有功能时钟、并且数字内核和 MCAN 控制器暂停、这会导致 CAN 和 SPI 位错误。
一段时间后、由于寄生电阻产生的损耗、晶体振荡振幅会降低、器件会切换回晶体模式、在该模式下、电流再次拉出、振幅开始增加、从而导致在晶体模式和单端模式之间形成一个模式切换周期。
请查看 TCAN455x 时钟优化和设计指南应用报告 (链接)了解详情。
若要解决此问题、您需要在 OSC1引脚和晶体之间添加一个串联阻尼电阻器(是首选解决方案)、或者添加并增大应位于晶体每侧的两个负载电容器的值。
此致、
Jonathan
Jonathan San、您好!
感谢您的支持。
1.我正确的理解是、如果添加了10pF 的负载电容、则无需添加串联电阻(0欧姆)?
这一次、当我实施了10pF 的负载电容时、症状有所改善。 因此、作为对策、我将考虑仅添加一个负载电容。 (串联电阻为0欧姆)
2.如果最好添加一个串联电阻、应该添加多少欧姆的电阻?
我向大家发送了一个晶体振荡器制造商通过私有消息作为参考资料所执行的匹配测试的结果。
此致、
Nishie
嗨、Nishie-San、
基本目标是增加 OSC2波形的最小电压电平、以便始终保持高于150mV 阈值。 这是单端模式检测比较器的最大阈值、用于检查 OSC2引脚是否存在"接地"条件并将器件切换至单端时钟模式。 由于您在使用晶体、因此我们需要调整组件以防止振荡振幅和低电平接近或低于此150mV 电平。
有两种方法可以执行此任务、它们以不同的方式完成此任务。
一种方法是增加负载电容。 晶体的 ESR 和负载电容器的电抗产生了分压器效应、本质上决定了波形电压电平。 增加负载电容可以增加 OSC2引脚电压的低电平、但也可能导致晶体上的总容性负载较大、从而导致轻微的频率偏移。
另一种方法是使用串联电阻来减少流过晶体的电流量并降低驱动电平、从而减小振荡振幅。 晶体上的功率耗散会产生机械振动、从而产生比例电压波形。 因此、减小电流可减少机械振动、从而实现较小的电压振幅。 这种方法的好处是晶体上的总容性负载不会增加、因此没有频移。 这样就可以将电容设置为所需的频率。
CAN 标准的时钟容差规格与使用的 CAN 或 CAN FD 位时序参数相关。 通常、仅使用较大电容产生的频移不会违反大多数应用的时钟容差规格、因此应该是一个可接受的解决方案。
不过、我想说的是、如果 OSC1引脚和晶体之间有一个串联电阻器作为选项、则串联电阻器方法通常是首选的解决方案。 可能需要确定确切值、但大多数应用使用100欧姆或更低的电阻、这取决于晶体的内部动态参数以及电路板上使用的电容量。
但通常我们发现、与将负载电容增加6pF 相比、使用20-50欧姆串联电阻时、在增加 OSC2最小电压电平方面的结果相似。
此致、
Jonathan