请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83867IR 工具与软件：
对于 RGMII_TX_CLK_DELAY 和 RGMII_RX_CLK_DELAY、数据表中的措辞表明、通过将这些位设置为逻辑高电平、"时钟相对于数据偏移"、我正在寻找有关其确切含义的澄清
如果时钟由于布线延迟而略早于数据和 TX_EN 到达、是否时钟延迟了延迟控制寄存器(RGMIIDCTL)中的可配置值？ 或者、在时钟移位之前是否需要存在有效的数据位或 TX_EN？
