This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IR:DP83867IR:RESET 脉冲持续时间

Guru**** 2448780 points
Other Parts Discussed in Thread: DP83867IR

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1499784/dp83867ir-dp83867ir-reset-pulse-duration

器件型号:DP83867IR

工具/软件:

您好、

这个问题是以下主题的延续。
e2e.ti.com/.../dp83867ir-reset-pulse-duration

当时、研究人员认为客户通过将持续时间 从 GPIO 干扰更改为 RESET_N 驱动为低电平来解决了 MDIO 读取问题。
然而、经过进一步调查、他们仍然很少看到这种现象。

根据调查、他们发现他们在 MDIO 线路上使用了一点强上拉电阻器。
根据数据表、您建议对 MDIO 线路使用1.5k Ω。 但他们使用了1.1k Ω(实际上、客户配置如下。) 这一行中。


因此、他们移除了 DP83867侧2.2k PU 电阻、然后看起来此问题已解决。
但是、客户有以下问题。

*即使使用了1.1k Ω PU 电阻、他们也确认 MDIO 信号足够驱动至低电平(在"低电平"驱动信号的情况下、他们确认大约200mV)。
实际上、它们使用的 PU 电阻值高于建议值、不过它们可以满足 DP83867IR MDIO 的 VIL 规格。
因此、客户无法理解为什么他们认为问题已得到解决。
你有什么想法,为什么我们可以看到这样的差异?

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Machida-San:

    客户多久观察一次2.2k PU 的问题?

    200mV 足以低于 PHY 的低阈值(3.3VDDIO 时、VIL = 0.7V)、但 MAC 侧的 VIL/VIH 阈值我不清楚。
    捕获 MDIO 波形时、它是否符合 MAC 和 PHY 规格的 VIL/VIH 阈值? PHY/MAC 是否都使用相同的 VDDIO 域?

    我还想确认 使用2.2k PU 发生设置/保持时间违例的任何可能性:

    谢谢您、
    Evan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Evan-san、

    我们有一个更新、描述了您问题的反馈。

    更新内容:
    在调查客户侧后、客户还在 PU 电阻值为2.2k Ω 的情况下观察到 MDIO 读取问题。
    当他们将该 PU 电阻值更改为比2.2k Ω 更弱的值(他们尝试使用3.3k、4.7k、10k 和没有 PU 电阻器)时、他们说他们不会观察到 MDIO 读取问题。

    您问题的反馈:
    >客户多久观察一次2.2k PU 的问题?
    起初、他们确实提出了1.1k pu (复合电阻为2.2k )的问题。 在本例中、我听说故障率低于1%。

    >捕获 MDIO 波形时、它是否符合 MAC 和 PHY 规格的 VIL/VIH 阈值? PHY/MAC 是否都使用相同的 VDDIO 域?
    MAC 侧是 AM64xx TI Sitara 处理器。 我们认为 MAC 侧也符合 VIL/VIH。

    >我还想确认是否有可能违反 2.2k PU 的设置/保持时间:
    随附的信息包括"命令"和"读取"数据的设置/保持时间。
    "PHY"端的设置/保持时间似乎满足数据表规格、但我认为需要检查 MAC 端的详细信息、因为似乎不满足设置时间。
    我正在与客户核实这一点。

    然后、我还有一个问题。

    问:如上所述、客户会将 MDIO 线路的 PU 电阻更改为比数据表说明更弱的值。
    你认为这种改变是什么?
    (首先、MDIO 线路似乎是推挽架构、因此我认为 PU 电阻器不是必需的。)

    此致、

    e2e.ti.com/.../DP83867_5F00_MDIO_5F00_ReadIssue.pptx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Machida-San:

    感谢您确认和共享数据。
    1/#2波形的建立时间和保持时间符合 PHY 时序。

    请告诉我 MAC 侧的时序是否符合要求。

    Q 如上所述、客户会将 MDIO 线路的 PU 电阻更改为比数据表说明更弱的值。
    您对此更改有何看法?

    PU 是保持默认高电平状态所必需的。 只要满足 VIL/VIH 阈值和时序要求、就可以使用更大的电阻值。 如果客户在大于3.3k pu 的多次迭代中没有发现问题、则这是可以接受的。

    谢谢您、
    Evan