This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83822I:MDIO 上拉电阻器

Guru**** 2445440 points
Other Parts Discussed in Thread: AM2432, DP83822I

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1504727/dp83822i-mdio-pullup-resistor

器件型号:DP83822I
主题中讨论的其他器件:AM2432

工具/软件:

尊敬的团队:

客户正在使用 AM2432 (PRU 单元 MDIO:无拉电阻)评估 DP83822I。
由于 DP83822I MDIO 的上拉电阻为4.7kΩ、因此当接通电源时、无法稳定读取 PHY 寄存器值。 这种现象很少见。

当他们根据 DP83822I 数据表将上拉电阻值从4.7kΩ 更改为2.2kΩ 时、这个现象就得到了解决。

为什么 MDIO 上拉电阻值是2.2kΩ?
如果 MDIO 上拉电阻值为4.7kΩ、您会想到什么问题?

此致、

二宫幸史

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ninomia-San:

    对于 MDIO PU 值、需要考虑两个要求:

    1)有效 MDIO 通信的 VIL 和 VIH 逻辑阈值



    2) SMI 时序要求

    建议使用2.2kΩ、因为它通常能满足这些条件(相对于内部 MDIO 引脚端接)以及 MAC/PHY 的典型驱动强度。

    对于4.7kΩ、我怀疑存在建立/保持时间违例。 这可通过在 SMI 事务期间探测 MDIO 波形来验证。

    谢谢您、
    Evan