This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TCAN1462-Q1:具有 SIC 的 CAN FD 拓扑设计

Guru**** 2443770 points
Other Parts Discussed in Thread: TCAN1462-Q1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1489429/tcan1462-q1-can-fd-topology-design-with-sic

器件型号:TCAN1462-Q1

工具/软件:

尊敬的 TI CAN 专家:

目前、我正在考虑使用 TCAN1462-Q1 (具有 SIC)的最差 CAN 拓扑、如下所示:

  • CAN FD 帧
  • 一个主器件#0与6个并联的分支连接
  • 每个分支有6个 CAN 节点(#1~#6、每个分支可视为线性拓扑)
  • 每个分支从0到6的最大总距离为20米
  • 典型数据速率:2Mbps (如果可能、最大值可支持5Mbps)
  • 通信仅 在#0至#1-#6或从#1-#6至#0之间进行。 一个分支不会与其他分支通信。  

物理连接:

  • 对于#0、有6个电缆连接器、每个连接器与 CANH/CANL 并联。 这里没有网关、只有一个带 终端的 CAN 收发器。  
  • 对于#1-#6、有2个电缆连接器、每个连接器都并联到 CANH/CANL

我的问题:

  • 这种拓扑对您来说是否有意义? 对于这种拓扑、如何设计端接网络?
  • TI 是否有任何工具来仿真拓扑、以及有何方法来改进拓扑?

期待您的反馈!

此致

网卡

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:NIC、

    • 请注意、标准建议是线性总线、其极端端子为两个120欧姆、类似于数据表的图9-3 (尤其是在高达5Mbps 的更高速度下)。 但是、可以使星型拓扑适用于 TCAN1462-Q1等 SIC 器件。
      • 我建议改为采用2Mbps 的最大数据速率并减少总长度、因为在具有20m 残桩的6向星型拓扑上实现5Mbps 更具挑战性、需要进行一些实验。 确保从主节点0到收发器引脚的每个压降尽可能短。 请勿在0附近添加额外的电缆环路。
      • 我建议端接节点0、类似于数据表的图9-2 (最好是分裂端接)
      • 此外、使用更高的电阻(240至720欧姆)端接每个#6分支、以便所有分支与大约60欧姆的总线负载并联。
        • 例如、如果在#0处使用120欧姆、6个分支中的每一个在远端使用720欧姆、则会产生一个120欧姆、所有这些都并联、这与总线总阻抗接近60欧姆。 根据 EMC 需求、总线长度等、确切值会有所不同
    • 您可以使用 IBIS 模型来了解反射、振铃、上升/下降时间。

    请参阅 控制器局域网物理层要求  或更多信息、谢谢。

    此致、

    Michael。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Michael!

    看起来您的注释是肯定的、此拓扑将适用于2Mbps。  

    对于"确保从主节点0到收发器引脚的每个压降尽可能短"、您能否更具体地说明从哪里到哪里的距离? 我在这里不清楚。  

    这个?

    还是这一个?

    "不要在#0附近添加额外的电缆环路。" 您是不是意味着不要向#0添加更多分支、6个分支已经太多了。  

    关于 IBIS 模型、TAN1462-Q1是否具有 IBIS 模型?您是否有可供我进行仿真的指南文档? 谢谢。

    此致

    网卡

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    还有一个问题:

    "具体值会因 EMC 需求、总线长度等而异。"

    是否有关于端接值与 EMC/总线长度的指导原则?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好: NIC、

    1.是的, 第二个。 即从 PCB 上或节点内的引脚布线到连接总线的连接器、从而更大限度地减小收发器输出与其主总线连接点之间的距离。

    2.我的意思是,不要添加任何不必要的回路或电缆长度。 每个分支的连接点尽可能直接、即额外的环路或弯曲会降低信号质量。

    3.不幸的是,到目前为止我没有看到任何 SIC IBIS 模型,我会推荐任何8引脚 IBIS 模型作为参考。

    4.总线阻抗为60欧姆以获得最佳性能,分裂端接以获得最佳 EMC ,更短的长度/残桩以获得更少的最佳 EMC ,更容易匹配所需的阻抗,即,较长的接线环路将需要额外调整终端电阻值。     如需更多信息、请参阅控制器局域网物理层要求、谢谢。

    此致、

    Michael。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael:

    我使用 TCAN1462-Q1进行 拓扑波形测量。 以下是设置。 终止后,您的建议。  

    从器件4 (橙色)正在向主器件0 (橙色)发送消息。 该消息为5个显性消息、后跟1个隐性消息。

    下面是测量的波形。 蓝色是 从器件#4 TXD、红色是 主器件#0 RXD。 黄色表示 CANH、绿色表示 MASTER#0处的 CANL。白色表示 CANH-CANL 的差分信号。

    我记录的是1Mbps/3Mbps/5Mbps 波形。 当数据速率上升时、没有看到更多振铃。 但是、CANH 下降 时间和 CANL 上升时间会更长。 对于5Mbps、在隐性位期间、CANH 和 CANL 甚至不再会变为2.5V。 你知道这是什么原因吗? 看起来它不是由反射引起的。 它是由电缆的电容增大引起的吗?

    1Mbps

    3Mbps

    5Mbps

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael:

    我使用 TCAN1462-Q1进行 拓扑波形测量。 以下是设置。 终止后,您的建议。  

    从器件4 (橙色)正在向主器件0 (橙色)发送消息。 该消息为5个显性消息、后跟1个隐性消息。

    下面是测量的波形。 蓝色是 从器件#4 TXD、红色是 主器件#0 RXD。 黄色表示 CANH、绿色表示 MASTER#0处的 CANL。白色表示 CANH-CANL 的差分信号。

    我记录的是1Mbps/3Mbps/5Mbps 波形。 当数据速率上升时、没有看到更多振铃。 但是、CANH 下降 时间和 CANL 上升时间会更长。 对于5Mbps、在隐性位期间、CANH 和 CANL 甚至不再会变为2.5V。 你知道这是什么原因吗? 看起来它不是由反射引起的。 它是由电缆的电容增大引起的吗?

    1Mbps

    3Mbps

    5Mbps

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    为了进一步研究这一点、我要进行更多的测量。 所有数据都以5Mbps 的速率完成。  

    案例1:A 通过1m 电缆与 B 通信。 波形完美。

    案例2:将 C 到10根电缆添加到案例1。 波形会比情形1更差。

    案例3:卸下 C、仅保留10m 电缆。 波形比情形2更差。  

    案例4:在案例3中再添加3根电缆、而不添加 CAN 节点、仅添加电缆。 波形最差。 可以看到、 CANH 和 CANL 甚至不再到2.5V。 (与上述拓扑测量类似)

    我想知道这是否是由网络中更大的 RC 引起的? 看起来它不是由不匹配/反射导致的。 您对如何解决此问题有任何建议吗?

    比较案例2和案例3、C 相同、而案例2中的 R 小于案例3。 情况3更差。  

    比较案例3和案例4。 R 相同、而用例4中的 C 大于用例3。 因此情况4更差。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhihong:  

    感谢您的详细信息,因为您的分析是准确的。 即、随着 C 增加或 R 变得显著、RC 时间常数会随着性能下降而增加。

    请注意、您怀疑电容负载在较高速度下会导致信号衰减、这是正确的、因为 SIC 有助于减少反射、而不是电容效应。 i.e、随着速度的提高、及时对更大的电容器进行充电/放电以获得干净位的能力可能成为一个挑战、因为总线无法及时稳定、导致电压更接近显性电平、从而观察到降低的差分电压。

    我建议采用此拓扑的2Mbps 或更低速率、尤其是无需担心振铃、而不是缓慢转换。

    请注意、与情况3相比、情况2包含添加的节点。 这会降低有效 R 以加快充电/放电速度、因为情况3包括更大的 R、会因 RC 降级而表现出更差的情况。

    • 您可以进一步缩短残桩长度以减少 C (并避免无终端的悬空残桩、因为悬空开路电缆会增加 C)。
    • 请考虑在节点0处使用分裂终端。
    • 您可以调整和调整远端的端接电阻器以控制信号电平。 观察使用较高和较低电阻器来管理信号完整性和电压电平、因为这有助于调整 RC 延迟。
    • 可能会进一步考虑使用智能开关来启用/禁用节点以动态管理容性负载、这一点非常感谢。

    此致、

    Michael。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此处快速提问: 为什么此处的"考虑在节点0处使用分裂终端"会有所帮助? 它对 EMC 没有帮助吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhihong:

    是的、为了提高稳定性、可以在总线上设置定义的共模电压、以便在启动时或瞬态期间保持更好的阈值、谢谢。

    此致、

    Michael。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael:

    在 CiA601-3中、最坏情况下的相位裕度如下所示。 但是、它仅基于数据阶段。 ?阶段的最坏情况是否涵盖仲裁阶段的最坏情况以及 Δ T

     

    我认为、数据阶段的最坏情况 PM 无法涵盖仲裁阶段的最坏情况 PM。 在仲裁阶段、如果总线长度较长、则必须设置较大的 prop_seq 以补偿环回采样的传播延迟、这意味着相位裕度很小、甚至可以小于上述公式。  

    我的理解是否正确?

    此致

    网卡

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:NIC、

    是的、您的理解是正确的、因为与包含最长传播延迟的仲裁阶段相比、数据阶段不会更差(尤其是对于长总线和星型拓扑)。 因此、在 仲裁中需要考虑最坏情况下的环路延迟+ prop_Seq 时序、以考虑较大的传播序列、从而导致仲裁中的相位裕度更小、谢谢。

    此致、

    Michael。