This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1503002/thvd2442-z-pin-pull-up-waveform-delay-issue
工具/软件：
尊敬的团队：
THVD2442的 D 引脚始终处于低电平、DE 引脚是方波信号、且 Z 引脚的输出在低电平和高阻抗状态之间切换。
当 Z 引脚处于高阻抗状态时、该引脚将被上拉至12V。
图示如下。
在实际使用中、Z 引脚上的固定时间电压超过100微秒、即4.5V、无法上拉。
请帮助分析原因。谢谢。
Chu、
感谢您在 E2E 上发帖。 您的主题已分配给相应的工程师。 请注意、星期五2025年04月18日 是在 TI 达拉斯度假的公司、因此问题会延迟解答。
此致、
Eric Hackett
尊敬的 Chu：
我猜当 DE 引脚为高电平时、Z 上驱动器的 PFET 会主动将电平驱动为接近4.5V。 当 DE 为低电平时、PFET 被禁用、信号可以上升到12V (RC 常量)。
您可能需要将 DE 引脚与 Z 信号置于相同的示波器上。 我还建议确定 D 引脚的范围、以确保它不会改变状态。
- Bobby
