[参考译文] TCA9406：低电阻接地短路的信号线

您好 Colin、

我将于明天中午科技委答复。  

此致、

Tyler

您好 Colin、

您是否指总线阻塞问题？ SDA 或 SCL 被锁定为低电平？  

TCA9406只能驱动高电平(通过边沿速率加速器(单稳态))。 TCA9406集成了10k PU 电阻器以实现高逻辑。 该器件无法自行拉低。  

Unknown 说：

显然设备有一些损坏、但不清楚这种情况是如何发生的。 电源通常管理良好、很奇怪的是器件会自动发生故障。 我猜最好的是一些 ESD 损坏会削弱器件、以及一些最终导致的瞬态浪涌？ 但是我已经捕获了启动和下降序列、它们很好且干净~2ms 的斜升。

是否多次 TCA9406重复出现此问题？ 我们如何知道器件是否已损坏？  

如果超过 ESD 等级、ESD 可能会损坏器件：  

由于 ESD 本身很难测量、因此很难确定 ESD 是否是直接原因。 该系统中是否会产生大量的 ESD？  

Unknown 说：

我们只是考虑更改器件和通信方案(UART)、但我们非常希望就缓解这些故障的可能短期建议提供任何指导。  [/报价]

我们是否有手头问题的示波器捕获？  

系统中的任何其他 I2C 器件(开关、缓冲器等)？  

此致、

Tyler

链接到 IXC 常见问题解答论坛

它会卡在不是很低的位置、只是低和高之间的一些电压。 如果器件损坏并且接地电阻较低、那么您可能需要某种分压器、这些分压器无论上拉电阻如何、都与信号线上的接地电阻低路径存在某种关系。  

到目前为止、我已通过2种不同的器件确认了这个问题。 我还没有完全排除芯片上焊接不良的问题。 通过冷焊点、3.3V 电源可能会断开并且5V 电源仍然连接、我想这可能会造成损坏？

系统通常位于法拉第笼内、因此静电累积应该真的很小。  

3.3V 侧连接的唯一另一个器件是 EEPROM、但当我们断开 TCA9406时、一切都是共轭的、这主要是我知道 TCA 本身导致该问题的方式。 另外、我也只测量 TCA 本身的线路(与任何电路断开连接)、可以实现这种对地低电阻测量。  

我没有特别有趣的示波器捕获。 我能够得到的只是器件上电、未损坏的线路会按预期变为高电平、损坏的线路会上升到~0.8V。 当 SCL 发生这种情况时、主器件根本无法使用该线路、因为它认为有其他一些主器件将 SCL 保持为低电平。  

您好 Colin、

Unknown 说：

到目前为止、我已经确认了2台不同设备的此问题。 我还没有完全排除芯片上焊接不良的问题。 如果使用冷焊点、3.3V 电源可能会断开、并且5V 电源仍然连接、我认为这可能会造成损坏？

TCA9406在这种情况下应该合适。  

Unknown 说：

连接到3.3V 侧的唯一其他器件是 EEPROM、但当我们断开 TCA9406时、一切都是共因、这主要是我知道 TCA 本身导致问题的方式。 另外、我也只测量 TCA 本身的线路(与任何电路断开连接)、可以实现这种对地低电阻测量。  

Unknown 说：

我没有特别有趣的示波器捕获。 我能够得到的只是器件上电、未损坏的线路会按预期变为高电平、损坏的线路会上升到~0.8V。 当 SCL 发生这种情况时、主器件根本无法使用该线路、因为它认为有其他一些主器件将 SCL 保持为低电平。  [/报价]

因此、TCA9406具有某种内部电气过载更为合理。  

ABS。 通过 TCA9406的最大 IO 电流上限为+/IO - 50mA。 您能否想到 TCA9406会通过器件传输这么大的电流？  

可能是一个 PU 电阻器太强、还是多个并联的 PU 电阻器可以通过 TCA9406灌入大量电流？ 系统中有任何 I2C 开关(例如 TCA9548A)？

此致、

Tyler

由于该器件使用 N 沟道导通栅极、因此我的理解是、当电流通过器件时、会出现3种情况(基本上始终是这样、但计算结果不同)：

1.) 当5V 侧的器件将线路拉低时、这意味着我们将使电流通过所有3.3V 侧上拉电阻的直通。  

 -由于我们使用 COTS FPGA 板,我们不知道什么确切地连接到3.3V 侧。 探测它我得到~4k Ω、但显然、器件启动后可能会打开额外的上拉电阻。 尽管如此、为了超过50mA 限制、我们需要一个小于66欧姆(3.3/0.05)的并联电阻、这似乎不太可能。 即使一个器件具有1k Ω 的上拉电阻、而所有其他器件都具有5k Ω 的上拉电阻、也必须有大于70的上拉电阻才能获得66 Ω 的电阻

2.) 当3.3V 侧的器件将线路拉至低电平时、这意味着电流通过5V 侧的上拉电阻器。  

-与上述类似,我们必须有一个100欧姆的并联上拉电阻才能超过50mA 限制。

3.) 当线路稳定或"高电平"时、我们将通过电流从5V 侧流向3.3V 侧上拉电阻。  

-和其他的一样,但是是一个1.7V 的差分,所以我们需要34欧姆。  

我对何时/如何通过器件消耗电流的假设可能是错误的、但我认为这是正确的。  

我进行了计算、就好像每个引脚具有最大电流、但如果是总电流、则只需将每个引脚的电阻加倍(因为有2条线)。 无论如何、它仍然需要很大的上拉强度。  

不过、这是一个好主意、我想如果偶尔出现一些可能导致电流浪涌的奇怪瞬变、可能是可能的。  

您好 Colin、

由于 TCA9548A 开关一次可打开8个通道、因此拉低时电路可能看起来像这样。  

在该粗略图中、如果 I2C 开关的每个下行通道上有8个1k PU 电阻器、则等效并联电阻已经为125 Ω。  

但是、主机很可能在 TCA9406之前损坏的情况。  

TCA9406是否连接到长电缆？ 长电缆可能会在系统中引入更多电感。 可能存在可能超出 ABS 的显著重复过冲/下冲。 最大额定电压。  

我从网络拉取了这个图像、

但类似这样的情况、下冲发生在超过-0.5V 输入绝对值的位置。 最大额定值。 如果反复使用、可能会在加班费时发生损坏。  

此致、

Tyler

这是关于下冲的一个有趣点。 我看了这些线、似乎我们不是欠冲(我们的电缆长度仅约为1')、但它确实看起来 SCL 正在与 SDA 进行交叉通信(反之亦然)、这会导致超过逻辑高电平0.3V 的过冲。 数据表指出、施加到任何 I/O 的最大电压比 VCCI 高0.5V。 也许有时串扰效应更严重、可能会导致损坏？  

由于级联的 n 通道导通门(来自线路上的2个 TCA9406器件)、我们的"逻辑低电平"仅约为0.1V、而不是稳定的0V、因此当我们处于逻辑低电平时、串扰的影响得以降低。 因此、我们只能达到大约-0.2V。  

感谢您的帮助。 我有最后一个问题、您建议使用什么来降低串扰的影响？ 串联电阻是否合适？