• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 77 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN75LVPE5412：布局问题

admin
Guru**** 2439950 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1506625/sn75lvpe5412-layout-question

器件型号：SN75LVPE5412

工具/软件：

您好、
对于 TI_SN75LVPE5412RUAR 和 TI_SN75LVPE5421RUAR：
IC 下方第二层(相邻参考层)上高速信号的参考层应作废、以保持阻抗。
此空洞的尺寸是否有明确的规格？
谢谢！
Jeff
  • 0
    TI__Guru**** 2439950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeff：

    对于高速引脚下的空洞、我们没有具体的指导原则、客户可以有时这样做、但不够普遍、因此我们通常会将其作为正常建议的一部分。 我会说对于这种空洞、最好使禁止引脚足够大、以便能够盒装高速引脚、并尽量避免使引脚比这更宽。 原因是我们希望避免通过彼此靠近的宽空隙对接地平面产生大的干扰。 在您的图片中、空隙比我在过去的项目中看到的要大、因此稍微缩小这些空隙可能会有所帮助。

    此致、

    Evan Su