工具/软件：
您好团队：
客户想澄清 DS90CF364的 RxIN0到 RxOUT 延迟时间。
客户为 RxCLK 使用20mH 时钟。 它们测量了延迟时间、如下所示。
RxIN0到 RxOUT0延迟时间：50ns (1个周期)
RxIN0到 RxOUT3的延迟时间：50ns+21ns
波形如下。
/cfs-file/__key/communityserver-discussions-components-files/138/DS90CF364_5F00_waveform.pptx
该延迟时间是否合适？ 此外、我和客户不知道 DS90CF364的数据表中提供了这个延迟、因此您想告知数据表中哪个部分描述了这个延迟？
感谢您的建议。
此致、
Tamazaki Akihisa
尊敬的 Akihisa：
DS90CF364是一款 LVDS 接收器、可将 LVDS 输入转换为 CMOS/TTLRGB 并行输出。
因此、输入是3个数据通道(RxIN0/1/2)和一个时钟通道 RxCLK (如所示)中的 LVDS 数据。
输出位于 RxOUT (6条红色、6条绿色、6条蓝色和3条控制线)和时钟输出 RxCLK OUT。
在"接收器开关特性"表中、RxCLK IN 和 RxCLK OUT 之间的延迟为"RCCD"。 也如图13所示。 它应介于5.0ns 到9.0ns 之间。
由于 LVDS 接口格式和 TTL/ RGB 接口不同、RxIN0和 RxOUT0/3不直接相关、将取决于该情况中传输的像素颜色。 这些是不同的数据格式、LVDS 格式映射如下所示： 
此致、
Ikram
Ikram-san、
感谢您的支持。
但是、客户希望知道这种延迟来设计 FPGA 代码、并询问其他问题。 从测量波形中可以看出、前一状态的数据在下一个状态时同时从 RxOUT 输出(由于并行数据)、如下图所示。
这种理解是否正确？ 
感谢您的建议。
此致
Tamazaki Akihisa
尊敬的 Akihisa：
LVDS 至 RGB-______________________________________________________________________________________
对于 LVDS/OLDI 数据、一个时钟周期(中的 RxCLK)包含一个像素 RxOUT RGB 数据(RxCLK OUT)的所有数据 
这意味着在 LVCMOS TTL/RGB (以下)的一个时钟周期内输出这个 LVDS 时钟周期(上述)中的所有数据： 
本应用手册展示了 OLDI/LVDS 视频如何与 RGB 信号相关的映射： https://www.ti.com/lit/an/snla014a/snla014a.pdf
这是可能的格式之一： 
您可以看到、以这种格式、TxOUT0包含 R0-R5和 G0的串行化数据。 因此、TxOUT 信号将根据发送的 RGB 像素而变化。
此外、您还可以看到 LVDS 数据通道的运行速度是时钟通道速度的7倍。
延迟和偏移测量______________________________________________________________________________________________
如果客户想要测量延迟、他们可以尝试：
1、测量从 RxCLK IN 到 RxCLK OUT 的延迟
2.测量任何输出 RxOUTx 引脚与 RxCLK OUT 之间的偏斜
3.测量 RxIN 数据通道位之间的偏斜并 选中"图21. 接收器 LVDS 输入选通位置"和"接收器开关特性"用于选通位置
数据表图21和22还显示了一些偏斜裕量、您可以查看"接收器开关特性"表以了解规格/要求。
初始问题____________________________________________________________________________
原来的帖子被问及这一点:
chengwei wang 说：RxIN0到 RxOUT0延迟时间：50ns (1个周期)
RxIN0到 RxOUT3延迟时间：50ns+21ns
这取决于当时传输的像素。 RxIN0传输7个不同 RGB 位的数据、而 RxOUT0或 RxOUT3仅传输一个特定位。 因此、当设置 RxIN0时、我们需要首先知道发送的像素颜色、以匹配 RxOUTx 引脚上的相应时间。
在同一次测量中、您可以尝试同时捕获 RxOUT0和 RxOUT3来查看偏斜。 在本例中发送了什么 RGB 模式？ 
如有任何问题、请告诉我。
谢谢您、
Ikram
