请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DS250DF230 工具/软件：
您好：
在我们的应用中,我们使用两个 DS250DF230通过一个 高要求的通道发送数据,从5Gbit/s 到6,25Gbit/s 对于扩展、 最好使用恢复的时钟输出作为两侧附加设备的同步参考。
我们遵循了编程手册中的说明、实际上、输出会输出一些信号。 但没有考虑 30MHz 范围内的预期矩形时钟信号、而是在10kHz 范围内有一些可不稳定的正弦、甚至是较慢的上升沿和下降沿。 解锁 CDR 或关闭输出后没有信号、因此我们假定基本配置正确。
实际上、我们以手动时钟速率配置运行时、尝试将 RCLK 分频器(RCLK_SEL_div_LV、mr_Cipri_clk_div_sel_ov 设置为1)设置为不同的值。 输出会以某种方式变化、但仍然有上文所述的内容。
为了达到所需的目的 、我们不限于之前使用的比特率、因此我们也尝试了一些标准比特率配置(在0x2F 中设置)、遗憾的是没有成功。
是否有人对此输出有更丰富的经验、可以给我们一些提示、说明如何运行此输出？
提前感谢您、
Philipp
