[参考译文] THVD2450V-THVD2450VDRCREP EP：关于拉电阻器、串联电阻器和 DE/RE 控制的阐释

[报价 userid="657759" url="~/support/interface-group/interface/f/interface-forum/1524473/thvd2450v-ep-thvd2450vdrcrep-clarification-on-pull-resistors-series-resistors-and-de-re-control

• 如果已存在内部上拉/下拉电阻器、是否必须添加外部上拉/下拉电阻器？

• 在哪些情况下需要外部电阻器？

[/报价]

大多数情况下不需要外部电阻器。 内部电阻器非常弱(2M Ω、容差为~30%)。 如果您的系统处于高噪声环境中、噪声可能会耦合到引脚上并改变状态、因为2M 电阻器相当弱。

不过、我个人建议在 D 和 R 引脚上使用上拉/下拉电阻器。 它们不能填充。 我的原因是有时处理器/MCU 可能未通电、或者连接到 D 的引脚处于 tri 状态/高阻态、并且 D 引脚将出现悬空。 如果噪声发生或 D 悬空到 GND、它可能会在 RS485侧显示为发送的位、并导致任何看到这种情况的接收器受到干扰。 D 上的上拉电阻可以防止发生这种情况。

对于 R 引脚、如果 RE 引脚被禁用(保持高电平)、则 R 变为高阻态 如果处理器发现 R float 到 GND 或 R 上出现噪声、则可能看起来像是出现了垃圾数据、处理器可能会尝试对该数据执行不应该执行的操作。 在该引脚上放置一个上拉电阻器将产生已知的偏置(系统必须希望偏置电压为逻辑高电平、因此通常使用上拉电阻器)。

我对这些问题的看法已包含在原理图中、如果您看到我所指出的问题、请填充这些问题。 如果不需要它们、则将它们保留为不填充。 最好有他们,而不使用他们比没有他们,但需要他们。

[报价 userid="657759" url="~/support/interface-group/interface/f/interface-forum/1524473/thvd2450v-ep-thvd2450vdrcrep-clarification-on-pull-resistors-series-resistors-and-de-re-control

2. A/B 线路上的串联电阻器：
我能补充一点吗 串联电阻器 (例如、10–33Ω) A 和 B 差分线路 指定 调试或信号完整性 调优目的？

• 这是否会影响 RS RS-485通信合规性或性能？

[/报价]

您可以、但我建议电阻器上的光强度很低。 当您在线路中放置一个电阻器执行两项操作时、RS485会驱动大量电流来发送信号。

1)你限制电流,这将降低输出电压 VoD 这样距离和速度(因为你增加了总线的 RC 常数)你可以支持降低。

2)您更改了总线的特性阻抗,这在高速或远距离应用中至关重要。 随着高速传输理论的出现、这种偏差会导致接收器节点上可能出现更高的反射。

如果您决定这样做、我建议将每个引脚上的最大电阻保持在10欧姆。 对于因浪涌而可能发生的峰值电压情况、我建议使用功率更高的电阻器。  

[报价 userid="657759" url="~/support/interface-group/interface/f/interface-forum/1524473/thvd2450v-ep-thvd2450vdrcrep-clarification-on-pull-resistors-series-resistors-and-de-re-control 3.一起控制 DE 和 RE：
控制器吗 DE 和 RE 使用 MCU 提供单个 GPIO ?

是的、但请记住这一点：

https://www.ti.com/lit/an/slla660/slla660.pdf?ts = 1749594271976&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTHVD1400%253FkeyMatch%253DTHVD1400%2526tisearch%253Duniversal_search

其他说明：

您应在 A/B 之间安装一个端接电阻器(通常为120欧姆) 这些内容应填充在 RS485系统的两个最远的端点。  

您可以在 RS485引脚上包含外部失效防护电阻器(不需要)。

- Bobby