请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83867IR 工具/软件：
大家好：
我在定制电路板上遇到了一个问题。
我有一个 Zynq UltraScale+ MPSoC ZCZU9EG-2FFVB1156I、我有一个通过 PHY DP83867IRPAPT 连接 RJ45。 我使用 HX5008NL 作为磁性器件。
对于我通过自举配置设置的 DP83867、自动协商“已启用“（RX_CTRL 模式 3、下拉电阻= 2.49k Ω、上拉电阻= 5.76k Ω） 、其他自举引脚没有上拉/下拉电阻（我假设它们处于模式 0）。 我处于 RGMII 模式、到 Zynq PS 侧的 GEM1。 我有一个时钟振荡器@25MHz（我已经使用示波器检查了是否存在）、并且有两个 LED 连接到 LED0 和 LED1（引脚 62 和 61）。
我在 Vitis 中运行 lwIP Xilinx 示例、我发现这个问题：
在自动协商阶段、它返回自动协商失败、PHY 设置错误。 要绕过此问题、我必须修改 PC 上的网卡属性、并且必须将“速度和双工“字段设置为 1.0 Gbps 或 10 Mbps 全双工。 如果我设置 100 Mbps 全双工自动协商仍有错误。
使用这些设置 90%的时间自动协商通过 (10Mbps 和 1Gpbs)、但某些时间仍然会出现错误。 100Mbps 时始终会产生错误。
为什么要手动设置通过自动协商阶段的速度？
为什么 10Mbps 和 1.0Gbps 的自动协商阶段大多成功、而 100 Mbps 的自动协商阶段从未成功返回？
提前感谢、
Andrea
