• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 20 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867E：如何为 SGMII 接口指定嵌入式时钟、而不是并行时钟？

admin
Guru**** 2375180 points
Other Parts Discussed in Thread: DP83867E
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1530476/dp83867e-how-to-specify-embedded-clock-for-the-sgmii-interface-instead-of-the-parallel-clock

器件型号：DP83867E

工具/软件：

DP83867E SGMII EVM 评估板具有一个 SGMII 接口、该接口包含一个发送差分通道、一个接收差分通道和一个时钟差分通道。 我想移除时钟的差分通道、以便 SGMII 接口将时钟嵌入到数据流中。  如何实现该配置？  请告诉我必须修改 DP83867E 的所有寄存器以及修改内容、

此致、

Jaidev

  • 0
    TI__Guru**** 2375180 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jaidev

    DP83867 SGMII 接口可用作 4 线制或 6 线 SGMII 接口。 寄存器 0xD3 将 SGMII 配置控制为 4 线（无差分时钟）或 6 线（有差分时钟）。 默认 SGMII 连接通过 4 线制实现。

     

    谢谢

    David