This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IS:同一电路板上两个 PHY 之间的链路质量问题

Guru**** 2366120 points
Other Parts Discussed in Thread: DP83867IS
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1531522/dp83867is-link-quality-issue-between-two-phys-on-the-same-board

器件型号:DP83867IS

工具/软件:

对于测试设置、我们的一位客户尝试直接连接同一电路板上的两个以太网端口(均使用 DP83867IS PHY)、并发现、虽然链路启动、但由于 CRC 错误、它在一个(随机)方向上确实表现出了较高的数据包丢失。

我们确定了《DP83867 疑难解答指南》应用手册 (SNLA246C)“提高短电缆的链路裕量“一节中描述的寄存器配置可解决该问题(无论电缆长度如何都发生)或至少大大减少观察到的数据包丢失、但我们想了解该配置的利弊权衡。

DP83867 数据表中未记录应用手册中设置的许多寄存器。 是否有此类文档?

所述设置是否有任何明显的缺点、或者我们可以调整 Linux 内核的 PHY 驱动程序以无条件执行此配置吗? 这种配置对标准主线内核来说是否有意义?

此致、
Matthias

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Matthias、

    这些寄存器用于调整链路训练、以实现出色运行。 通用寄存器说明位于注释中的 SNLA246 中(请参阅//)。 之前的调试中建议采用这种配置、TI 希望将其公开、以帮助可能面临类似问题的其他客户。 实施此配置应该没有风险、并且可以无条件地在您的应用中实施。

    此致、

    Gerome

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Gerome、

    感谢您的快速答复。 我们将考虑将该配置添加到我们的内核中、并可能还会提交主线补丁。

    对于寄存器描述、我希望获得比注释中给出的更详细的信息、例如各个寄存器的名称(甚至可能包括有关编程值含义的信息,如数据表为许多其他寄存器提供的信息)、因此我可以在实现此 功能时添加寄存器偏移的定义(为了进行比较:现有驱动程序代码的外观:web.git.kernel.org/.../dp83867.c

    此致、
    Matthias

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Matthias、

    我明白你来自哪里。 列出的这些寄存器的默认值在所有 DP83867 中都一致、该配置作为分立式更改提供;只有推荐的配置是默认寄存器值或每个 SNLA246 脚本中的调整值。 我看到您正在尝试对此配置更改执行位掩码、但我建议使用原始值(可以加载)批量创建标头。

    我们希望在下一次修订时将此寄存器包含在数据表中。

    此致、

    Gerome