[参考译文] DS90LV011A：输出失真

尊敬的 Andy：  

很抱歉、您遇到了此问题。  但是、 我立即注意到可能导致问题的两件事：  

1.) 在 LVDS 总线的发送器侧有一个 100 Ω 端接电阻器 (R1100)。 点对点 LVDS 仅需要在 接收器处使用一个端接电阻器。 如果您有 2 个端接电阻器、这肯定会导致问题、但如果总线上唯一的端接电阻器位于发送器侧、我仍然建议将其移至接收器。 您是否考虑发送 DS90LV012A 的原理图？  查看布局也很有帮助、因为 LVDS 可能对电路板的布局方式很敏感。 您能把它发送出去吗？

2.) 您是通过 0 欧姆电阻器 (R1119) 将 TTL IN 短接至 OUT+。 但是、我会在该电阻旁边以绿色文本显示“NA"。“。 “NA"是否“是否表示与电路板上不存在电阻器的 DNP/DNI 相同？ 另外、您能解释一下如何向这些线路添加 56 欧姆电阻器和 47 pF 电容器？ 您应该不需要将输入时钟信号衰减。  

对于您的其他 2 个问题、 您能否澄清您所要求的信息？ DS90LV011A 的内部输出电流限制为 24mA 、对于最大电缆长度、请参阅本应用手册： 您操作 LVDS 驱动器和接收器的距离、速度有多快？ 。 24MHz 时钟 (48Mbps) 似乎能够支持~15m 电缆、抖动非常小。 我不确定这是否是您在最后 2 个问题中要查找的信息、但如果不是、请澄清。  

此致、

马特  

尊敬的 Matt：

感谢您的反馈！ 按如下所示更新此问题

请参阅参考原理图附件。 （某些器件由客户设计，因此我不能直接共享整个原理图。）

NA 意味着没有仅在使用 μ~进行调试时安装此材料

很遗憾测量波形更新、前一张图片可能会连接到  TTLOUT 的错误 GND。

TTLOUT 衰减似乎不是那么严重。

但我们仍然发现、TTLIN 和 TTLOUT 具有 164.9 度的相位差。

我认为这不是正常现象。 如何解决此问题？

谢谢~

此致、

Andy

尊敬的 Andy：  

我懂了。 假设您分享的参考原理图与设计的实现方式完全相同、则此设计的原理图部分不应导致任何问题。 如前所述、布局 也会对信号完整性产生重大影响。 如果您无法共享布局文件、我的理解、但请查看该应用手册、确保您不会违反任何关键布局指南： 用于降低 LVDS 串行器/解串器设计 EMI 的高速布局指南

为了确保 IC 本身不是问题、您能否用全新器件更换 DS90LV011A/12A、看看问题是否仍然存在？  

此外、示波器捕获上的波形标签对我来说不清楚。 您能否 显示以下引脚的电压波形：TTLIN、OUT+、OUT-、OUT+和 OUT-之间的差分电压以及 TTLOUT？ 您发送的最新示波器捕获结果似乎包含大部分信息、其中 BUFFER_OUT = TTLOUT、OV428_ACK = TTLIN、CLK2TO1_OUT = OUT+和 OUT-之间的差分电压、但在进行假设之前、我想确认这一点。 另外、请确认是否 使用合适的差分探头来测量 LVDS 总线信号、以及这些 信号在电路板上的探测位置。  

此致、

马特  

尊敬的 Matt：

我们尝试了许多和平的 PCB 并 获得了相同的结果。 这似乎不是 IC 本身的情况。

并如下所示更新波形。  

粉色：TTLIN （测量接近 DS90LV011A IC）  

蓝色：TTLOUT （测量闭合 DS90LV012A IC）  

黄色：CLK+ （测量闭合 DS90LV012A IC）   

Green Color：CLK- （测量闭合 DS90LV012A IC）   

观察到 TTLIN 和 TTLOUT 具有 巨大程度的相位差。

谢谢~

此致、

Andy