[参考译文] DP83867IR：如何在 PHY 中配置寄存器

嗨、Gerome Cache

  对于以太网合规性测试、我遵循以下设置：GMAC 引脚→DP83867IR（PHY 芯片）→RJ45 连接器。 如前所述、MSP430F5529 LaunchPad 用于通过 MDC 和 MDIO 配置 PHY 寄存器。 USB-2-MDIO 工具可用于寄存器配置。 在此设置中、MSP430F5529 的引脚 P4.2 连接到 PHY 的 MDC 引脚、P4.1 连接到 MDIO 引脚。 我有疑问 — MSP430F5529 的 P4.2 是否向 PHY 的 MDC 引脚提供了 25MHz 时钟？

您好：

如果使用 LaunchPad、请确保使用 USB2MDIO 特定的固件刷写 MSP。 此外、MDC 实际上为 P4.1、而 MDIO 为 P4.2。 MSP 将根据需要提供 MDC、不能自由运行。

我附上了一个.ppt 和 fw 文件以防万一。

e2e.ti.com/.../How-to-flash-MSP430-Launchpad-for-USB2MDIO-compatibility.pptxe2e.ti.com/.../8053.msp430_2D00_usb_2D00_to_2D00_mdio_2D00_universal_2D00_v3.04.txt

此致、

Gerome

您好、Gerome Cache、

感谢您的澄清。 根据 SNLU197 文档的第 5 页指出、P4.1 作为 MDIO 引脚、P4.2 作为 MDC 引脚。 您能否确认并澄清这一任务？

您好、Gerome Cache、

我们正在选择一个具有集成磁性元件的兼容 RJ45 连接器来进行 1000BASE-T 合规性测试。

尽管查看了多种选项、但我们尚未找到完全符合 DP83867IRPAP 数据表中概述的规格的连接器。 您能否请推荐具有集成磁性元件的合适 RJ45 连接器、该连接器经验证或已知可与此 PHY 可靠配合使用。

这将帮助我们确保实现可靠的合规性测试和 PHY 正确集成。

您好：

请查看我们的 DP83TC812EVM-MC 和 DP83TC720EVM-MC、获取集成 Magjack 的示例。

此致、

Gerome

您好、Gerome Cache、

    感谢您先前分享的宝贵信息。 请提供有关上所需输入数据或模式的更多见解 TXD 引脚 期间从 GMAC 发送到 PHY 测试模式 1、2、3 和 4 如 1000BASE-T 合规性测试中所述。

此致、

Saran

您好 Saran、  

测试模式信号由 PHY 通过 USB2MDIO 配置寄存器、根据在后文中较早链接的 SNLA239 (Gerome) 来生成。 MAC 侧不需要输入数据或模式。  

此致、
j

尊敬的 J：

/resized-image/__size/640x480/__key/communityserver-discussions-components-files/138/3782.TEST_5F00_SETUP.PNG

我们的要求是对具有 GMII 接口的 GMAC 执行合规性验证。 为此、我们从外部将 PHY 器件连接到 GMAC（请参阅随附的链接）。 根据您之前的输入、PHY 能够独立生成 1000BASE-T 合规性测试所需的图形/数据、且无需 GMAC 直接参与。 在这种情况下、我想知道、 我们的 SoC 具有哪些作用 （其中包括 GMAC 块）在合规性测试阶段实际发挥的作用？

此致、

Saran

您好 Saran、

1000BASE-T 合规性测试 不需要在 SoC 端进行任何配置  https://www.ti.com/lit/pdf/snla239。

此致、

j