[参考译文] TDP0604：使用不带 DDC 的 TDP0604 或 SN65DP159（DP++至 DVI 应用）

Lars

您可以在不带 DDC 的情况下使用 TDP0604 和 DP159、但必须手动配置源和 TDP0604/DP159 以支持特定的分辨率。

查看原理图、我有如下评论：

1.移除 R228 并添加一个 0.22uF 下拉电容器

2.拆下 R229 并组装 R243

3.安装 R240

4.需要根据输出信号质量来调整 R238 和 R239

5.卸下 R219 并安装 R233

6.由于不使用 DDC、因此将 LV 和 HV DDC 都保持悬空

7.将 HPD_IN 拉至 5V

如果您探测 TDP0604 时钟输出、您是否看到了时钟输出？ 该时钟输出频率是否与目标分辨率匹配？

谢谢

David

谢谢你的答复大卫。

关于您的积分：

1) 移除 R228 永远不会启用该设备,所以这不是正确的? 数据表的第 9.2.1 节规定了一个 100nF 电容器连接 GND、我们也尝试将其添加到我们的 PCB 中。

2) 下拉 AC_EN 会使 TDP0604 形成直流耦合。 当显示源为 DP++时、这是一个好主意？

3) 根据表 8-4、建议将 LINEAR_EN 拉低、源应用可以看到这样做的重点。

4) 我们可以调整这些当我们得到视频通过。 它与优化更密切相关、目前我们没有视频。

5) 按照第 2 点的建议、将 GFG0 同时拉低并将 AC_EN 拉低、可根据表 8-13 使 HDMI 终端打开。 这是什么问题？

6) 理解

7) TDP0604 或显示源是否需要此功能？

目前、我们在时钟输出上没有看到任何活动。 我们还与 Bill 模块的制造商沟通、因为该模块可能需要在 DDC 线路上做出响应才能开始视频传输。

我们还正在研究是否 可以在 PCB 上添加 EEPROM 并连接 TDP0604（在高压侧）的 DDC 线作为解决方案。 然后、需要将此 EEPROM 放置在 I2C 地址 0x50 上、并包含要读取的 EDID（使用我们首选的显示分辨率）。 这基本上会模拟一个外部显示器。  您认为这是一种比不连接 DDC 线更好的解决方案吗？

此致

Lars

以下回答：

1) 理解、我们不会安装外部 PU 电阻、而仅将电容器安装到 GND

2) 好的、因为我们需要 DVI、所以我们有直流耦合输出、我同意 AC_EN 必须连接低电平。 我们必须将 50 欧姆电阻器添加到最终应用中、还是仅在未连接显示器时才需要？

5) 当我们得到视频通过时,我们可以根据表 8-9 优化端接。

7) 理解、我们将确保 EN 为高电平且 HPD_IN 均为高电平。 是否有与序列相关的要求？ 例如、在 HPD_IN 变为高电平之前 EN 必须为高电平、或者该序列与正确运行无关？

对于 EEPROM、我们能否使用数据表图 8-5 中的配置？ 这将为我们节省外部电平转换器。

该实现将如下所示：

然后、我们期望闭合连接到 EEPROM 的高压侧 X14 中的连接。 这是一个可行的解决方案吗？

我们还尝试针对同一解决方案实现 SN65DP159。 您能否就这一实施情况发表意见？

此处附上了原理图。

顺便说一下、不要介意 eDP 信号命名。 视频源也是 pay 模块上重定时器的 DDI 接口。

Lars

请在下面查看我的答复。

2) 好的、因为我们需要 DVI、所以我们有直流耦合输出、我同意 AC_EN 必须连接低电平。 我们必须将 50 欧姆电阻器添加到最终应用中、还是仅在未连接显示器时才需要？

50 Ω 至 3.3V 端接仅用于测量 TDP0604 直流耦合输出、因为示波器通常不提供 50 Ω 端接至 3.3V。 大多数 DVI 显示器的 RX 应具有 50 欧姆至 3.3V 终端、因此不需要外部 50 欧姆。  

7) 理解、我们将确保 EN 为高电平且 HPD_IN 均为高电平。 是否有与序列相关的要求？ 例如、在 HPD_IN 变为高电平之前 EN 必须为高电平、或者该序列与正确运行无关？

EN 和 HPD 之间没有时序要求。

对于 EEPROM、我们能否使用数据表图 8-5 中的配置？ 这将为我们节省外部电平转换器。

我认为您的建议实施没有问题。 TDP0604 LV_DDC 具有内部上拉电阻、因此无需外部上拉电阻。 如果您在 LV 侧而不是 HV 侧、请禁用 TDP0604 DDC 缓冲器。

在 DP159 上、我不会在 SDA_SRC 和 SCL_SRC 上连接 EEPROM。 请注意、DP159 DDC 支持时钟延展、因此 DP++源还必须支持时钟延展。

谢谢

David

很高兴您没有看到此实现存在问题。 从数据表的第 8.2 节可以看出 LV DDC 引脚上的内部上拉。 我们不会安装外部上拉电阻器。 如果我们选择此实现、则在 TDP0604 内部进行监测、不需要任何配置、对吗？ 第 8.4.1 节对此作了说明。

还有一个问题：从表 8-17 中可以看出、第 5 行似乎是一种电源模式、在该模式下、器件不会断电、而是始终将 RX 和 TX 保持在活动状态。 这是正确的吗？ 在这种情况下、HPD_IN 似乎无关紧要（在这种情况下，必须通过 I2C 写入寄存器。

对于重定时器、我们不会在源端使用 EEPROM、而是在接收端使用具有 EDID 的 EEPROM。 BACK 模块支持 DP 1.2 ++和 DDC over I2C 或差分 AUX 通道进行配置。 只要我们选择其中一个（而不是同时选择）、两个都应该同样有效、正确吗？ 如果使用差分 AUX 接口、时钟延展是否仍然是一个问题？

尊敬的 Lars：

如果我们选择此实现、则在 TDP0604 内部进行监测、不需要任何配置、对吗？ 第 8.4.1 节对此作了说明。

是的、 必须 在 MODE 引脚为“0"或“或“1"的“的情况下启用 DDC 缓冲器。  

第 5 行似乎是一种电源模式、在该模式下、器件不会断电、但始终保持 RX 和 TX 处于活动状态。 这是正确的吗？ 在这种情况下、HPD_IN 似乎无关紧要（在这种情况下，必须通过 I2C 写入寄存器。

是的、这是使用 I2C 寄存器忽略 HPD 引脚（从不进入低功耗模式）、并在 IN_D2 或 IN_CLK 上不存在输入信号时禁用待机模式。 因此、基本上它会 在 PD_EN 位= H 的情况下强制 TDP0604 进入始终运行状态  

BACK 模块支持 DP 1.2 ++和 DDC over I2C 或差分 AUX 通道进行配置。 只要我们选择其中一个（而不是同时选择）、两个都应该同样有效、正确吗？ 如果使用差分 AUX 接口、时钟延展是否仍然是一个问题？

有关此特定情况的 DDC/AUX 实现、请参阅下面的。 在这种情况下、您仍使用支持时钟延展的 DDC、DP159 AUXP/N 未连接。

谢谢

David

感谢您的解释。

但请您回答我在上一篇帖子中的问题吗？ 如果使用了 I2C over AUX、时钟延展是否有问题？ 我们使用的传入模块上的 DP++源在模块上有一个配置引脚、用于从源中选择相对于 DDC 的单端 I2C 或差分 AUX。

但 似乎转接驱动器和重定时器 IC 都可能是我们的解决方案。 我们已经采购 TDP0604EVM、我也会采购 DP159RGZEVM 以进行某些测试。 我们有一个来自制造商的带有 DP 输出（仅在车载板上有串联电容器）的 Come 模块的载板、用于 DP 连接器。 这可以直接连接到 DP159EVM、然后我们可以使用无源 HDMI 适配器连接到 DVI、这样我们就可以快速进行测试。

实际上、我们不需要支持高分辨率、最大分辨率为 720p (1280x720)。 那么、按照 SN65DP159 数据表的第 9.5.4.2.3 节的规定、向 DDC_TRAIN_SET 寄存器写入 1 是否是可行的解决方案？ 这应该会禁用 DDC 训练。 对于该配置、我们是否应该将拉电流侧和灌电流侧的 SCL 和 SDA 引脚都保持悬空？ 我们将永远不需要 HDMI 2.0 支持,只有 DVI 720p 分辨率最大或更低,如 307k (640x480)。

尊敬的 Lars：

如果您使用的是 I2C 转 AUX、则 I2C 不支持时钟延展。  

您可以将 DDC_TRAIN_SET 保留为“0"或“或“1"。“。 如果为“1"，“，则、则 DP159 只能在 HDMI1.4 或 DVI 模式下工作。 如果为“0"，“，则、则 DP159 也可以支持 HDMI2.0、具体取决于 DDC 监控。  

如果您不使用 DDC 监控、请将 SDA/SCL_SRC 连接到 GND、并通过 4.7K 电阻器将 SDA/SCL_SNK 连接到高电平。

谢谢

David

感谢您的答复。 我们现在已成功实现 TDP0604、在不带 DDC 的显示器上显示输出。 我们也在研究 DP159、而我们已经在 PCB 上实现了该 IC。 我们有以下实施：

控制模块 DDI 接口连接到 DP159。 4 个高速对采用交流耦合。 来自控制器的 HPD 连接到 HPD_SNK。 Come 上的 DDI SDA 连接到 DP159 SDA_SNK、Come 上的 DDI SCL 连接到 DP159 SCL_SNK（两者都使用 2K PU 连接到 3V3）。

对于 DP159 配置、我们将所有配置引脚保持悬空、但 HDMI/DVI 选择会以 65k 拉高至 3V3（对于 DVI 模式）、I2CEN 引脚会以 65k 拉低（对于引脚搭接模式）。 已验证 VDD 引脚为 1V1。 VCC 引脚被验证为 3V3。 经验证、OE 相对于 3V3 电压上升具有足够的延迟（使用外部电容器）。 验证 HPD_SRC 为 5V。 验证 HPD_SNK 为 3V3。 我们已经探测了用于 I2C 通信的 SDA_SRC 和 SCL_SRC、我们验证了来自监控器的请求和回复（监控器中 I2C 地址 0x50 上的 128 字节）。 我们已经探测了高速输入线路,我们在这些线路上看到了 Dato（所有 4 对）。 但是、我们看到 TMDS 输出上没有输出（4 对均没有）。 怎么会这样呢? 由于 HPD 和 DDC SCL 以及 SDA 都已正确转换、因此 IC 似乎处于运行模式。 我们已经尝试通过强制 OE 达到 GND 电势来强制 IC 处于复位状态、这可以减少 3V3 上的电流消耗、从而使 IC 消耗电力）。 您能为我们提供建议步骤吗？

此致 Lars

Lars

您能否分享您最新的 DP159 原理图？

在探测 DP159 输出时、您是否在示波器中提供了 3.3V 的外部 50 Ω 端接电阻？ TMDS/DVI 是 CML 输出、为了生成适当的输出、需要将 50 Ω 端接电阻设置为 3.3V。

谢谢

David

是的、原理图附在后。

e2e.ti.com/.../DVI-Test-Board-for-TI.pdf

请注意、可以使用跳线连接 EEPROM 并从电路上断开 EEPROM。

目前、我们断开了所有跳线的连接。 从 DVI 连接器的标准显示器读取 DDC 信息。

我们没有任何板载端接、但我认为带 DVI 输入的标准显示器内部有端接？

Lars、

DVI 显示器应具有 3.3V 的内部 50 欧姆终端、因此您可以将 DVI 显示器连接到 DP159 输出、然后使用高阻抗有源探头探测 DP159 输出。 我首先查看时钟、并确保时钟频率与您的目标 DVI 分辨率像素时钟频率相匹配。  

另请检查来模块 DDI 接口通道顺序、并确保通道顺序符合 DP++规范、如下所示。

谢谢

David

我刚刚检查过、我可以验证来的 DDI 通道顺序是否符合规范（例如，DDI 通道 0 +对应于 ML 通道 0 (p))。 在此设计中、DDI 通道 0 连接到 TMDS 通道 2、DDI 通道 1 连接到 TMDS 通道 1、DDI 通道 2 连接到 TMDS 通道 0。 DDI 通道 3 连接到 TMDS 时钟。 从我的角度来看、这似乎没问题。 请注意、该电路板上的 TDP0604 实现工作正常。 由于我正在对 DVI 连接器使用相同的实现方式、因此我确信 DP159 与连接器的连接是正确的。 在这种情况下、我们是否同意 DP159 应该输出视频？

作为参考、我们使用评估板尝试了类似的电气设置、特别是连接到 DP159RGZEVM 的随附载板。 在我自己的实现和载板中、我们使用的传入模块是相同的（这也意味着所有 SW 都是相同的）。 附带载板的 DDI 通道上具有 100nF 串联电容器、然后再连接到 DP 连接器。 AUX+和 AUX-直接路由到 DP 连接器（对于 DDC CLK 和 DDC 数据）、对于 HPD 也是如此。 CAD（引脚 13）在载波上具有 1 兆欧姆的 PD、但这会在 DP159EVM 上“覆盖“、DP159EVM 具有 100k Ω PU 至 3V3。 我们将 DP 电缆连接到 DP159EVM DP 输入连接器。 EVM 的配置方式与我们自己的 PCBA 完全相同。 然后、我们将 HDMI 电缆连接到 HDMI 输出连接器、然后将其连接到无源 HDMI 转 DVI 适配器。 此适配器随后连接到同一个外部显示器。 此设置显示输出视频、没有任何问题。 我无法了解我们的实施与评估设置的不同之处、因此我想请您提供帮助、以便确定接下来要做什么。

您能发现我自己的实施有什么问题吗？

Lars

我们能否通过将 DP159 置于 I2C 模式、并仅将其工作模式更改为转接驱动器模式来进行实验？ 对于转接驱动器模式、请将寄存器 0x0A 的最后两位写入 0x00。  

谢谢

David