[参考译文] DP83867IS：双电源配置下的电源序列

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1537445/dp83867is-power-sequence-at-twe-power-supply-config

器件型号：DP83867IS

工具/软件：

您好、

1.在双电源配置的情况下,我认为电源时序不是必需的。这是正确的吗？

2.施加 VDD1P0 (VCC_1.0V) 时、在 VDDIO (VCC_1.8V) 开通之前会有大约 250mV 的电压漂移。这是个问题吗？
如果未施加 VDD1P0、则不存在电压漂移、因此这可能是来自 IC 内部的漏电压。

3.从 PL=3.3V 电源开始到电路板上的另一个电源存在 650mV 的电压漂移、直到 VDDIO (VCC_1.8V) 上升。这会对 ETH-PHY 产生任何影响吗？

CH1：VCC5V
CH2：PL_3.3V
CH3：VCC_1.8V（VDDIO 电源）
CH4：VCC_2.5V（VDDA2P5 电源）同时设置、VCC_1.0V（VDD1P0 电源启动）

此致、
Hiroshi

4 个月前

0 admin 4 个月前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hi Hiroshi-San、

[quote userid=“336910" url="“ url="~“~/support/interface-group/interface/f/interface-forum/1537445/dp83867is-power-sequence-at-twe-power-supply-config 在双电源配置的情况下、我认为不需要电源时序。这是正确的吗？

是的。

[引述 userid=“336910" url="“ url="~“~/support/interface-group/interface/f/interface-forum/1537445/dp83867is-power-sequence-at-twe-power-supply-config

3.从 PL=3.3V 电源开始到电路板上的另一个电源存在 650mV 的电压漂移、直到 VDDIO (VCC_1.8V) 上升。这会对 ETH-PHY 产生任何影响吗？

[/报价]

只要 RST_N 为低电平、直到器件完全上电、此电源序列应该没问题。

如果您有任何其他问题、敬请告知。

此致、
j

0 admin 4 个月前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、J-San、

感谢您的支持。

我们已经检查了客户对电源启动的控制。

目前、由于电路问题、我们无法在电源开启时将 RESET_N 修复为低电平。
复位由 FPGA 控制、并在不规则周期内输出高电平信号。
这是在器件完全启动之前发生的。

我们会在 IC 启动后应用复位、然后再使用它、但正如您在初始回答中所述、在器件完全启动之前、RST_N 是否需要保持低电平？

此致、
Hiroshi

0 admin 4 个月前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hi Hiroshi-San、

建议根据数据表在电源斜升时将 RST_N 拉至低电平、尤其是在没有时钟信号的情况下初始化器件时、器件可能卡在错误状态。

客户当前遇到的问题是什么？

此致、
j

0 admin 4 个月前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、J-San、

感谢您的支持。

我与客户进行了检查。
操作没有问题。
他们考虑在加电期间将 RST_N 保持为低电平。

此致、
Hiroshi

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83867IS：双电源配置下的电源序列