[参考译文] DS90UB941AS-Q1：如何调整 DS90UB941 FPD-link 的驱动强度

尊敬的客户：

感谢您的提问。

一些数据将帮助我们更好地为您提供支持：

• 请提供 RE 数据。
• 您运行时的 PCLK 是什么？

问题：是否可以通过软件调整 FPD-link 驱动强度？ 如果是、哪些寄存器控制此设置？

关于您的问题、降低 VOD 将有助于提高 RE 性能。 不过、我们所有器件测试和验证都是在默认 VOD 设置下完成的。

我建议客户执行自己的验证和应力测试、以确保较低的 VOD 设置对于其应用来说是稳健的。

以下是修改 VOD 的过程。 （默认 VOD =1.1Vppk、新设置=0.8Vppk）：

1. 写入寄存器 0x40=0x14
2. 写入寄存器 0x41=0x58
3. 写入寄存器 0x42 = 0x02 (0.8Vppk)
   1. 默认值为 0x42=0x00 (1.1Vppk)

谢谢、

Ragav Subramanian

您好、

您能否分享客户名称和项目以获取我们的记录？

[引述 userid=“639423" url="“ url="~“~/support/interface-group/interface/f/interface-forum/1543846/ds90ub941as-q1-how-to-adjust-the-drive-strength-of-fpd-link-of-ds90ub941/5940859 ](2)  关于 445MHz 处的噪声点、它是 PCLK 频率的 5 倍。 PCLK 是否会成为 445MHz 噪声点的噪声源？

根据该数据、两个失败频率是 400MHz 和 445MHz。 如您所述、445MHz 尖峰可能是 PCLK 的谐振频率、达到奈奎斯特频率的 5 倍。 400MHz 不会成为 PCLK 的谐波、这很有趣。

顺便说一下、当 DS90UB941 关闭时、445MHz 和 400MHz 噪声点消失。

这是一项很好的测试、可以验证发射源。 解串器是否也已关闭？

我们需要确定 RE 是与串行器还是解串器相关、以及它是否取决于 PCLK。

我会尝试两件事：

1. 测试以下测试矩阵并查看哪个器件是发射的根本原因

   串行器	子系统	通过/未通过
   已断电	已断电	？？？
   上电、PDB 保持低电平	上电、PDB 保持低电平	？？？
   通过 DES 侧的 FPD 终端进行上电	上电、PDB 保持低电平	？？？
   上电、PDB 保持低电平	已通电并在串行器侧使用 FPD 终端	？？？

2. 您是否使用不同的 PCLK 测试了 RE？

[引用 userid=“639423" url="“ url="~“~/support/interface-group/interface/f/interface-forum/1543846/ds90ub941as-q1-how-to-adjust-the-drive-strength-of-fpd-link-of-ds90ub941/5940859 ]( 1) 其中一个是关于您的注册建议。 我研究了 DS90UB941 规范寄存器。  这些寄存器似乎与 VOD 电平无关？

用于控制 VOD 的寄存器位于间接寄存器页面上、我们的数据表中不会公开该寄存器。 寄存器 0x41-0x42 控制对这些间接寄存器的访问。 请遵循之前提供的配方、并验证示波器上的输出变化。

谢谢、

Ragav Subramanian