• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 7 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB926Q-Q1：没有输入或 PDB 设为低电平时输出引脚的状态

admin
Guru**** 2473260 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1553595/ds90ub926q-q1-status-of-the-output-pins-if-there-is-no-input-or-pdb-set-low

器件型号：DS90UB926Q-Q1


工具/软件：

数据表显示输出引脚为内部下拉电阻器。 下拉电阻的值是多少？  如果没有输入或 PDB 设为低电平、输出引脚的状态是什么？ 如果我们将两个 UB92 的输出端的相应引脚连接在一起、当一个引脚正常工作时、另一个引脚没有输入或处于断电状态、下游 IC 是否会获得正确的信号？

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Wei：

    数据表不直接共享击穿电阻值。 这是否有具体的要求原因？ 如果 PDB 为低电平、则 LVCMOS 输出也将为低电平。

    两个不同解串器的输出不应连接在一起。 您能否分享您尝试设置的配置的图表或拓扑？ 可能有更好的推荐解决方案。

    此致、
    Ikram