[参考译文] DP83867IR：1Gbps 链路使用特定电缆失败

尊敬的 J：

抱歉；我附加了在 TDR 期间执行的寄存器转储、因此连接断开。 为完整起见、此处是链路通过电缆 C 以 100Mbps 建立的协议

电缆的范围为 1－10 米、电缆 C 为 10 米

我还想提到的是、我尝试了 SNLA246C 第 3 节中建议的改进：“3.2 提高不同通道之间的链路裕度“和“3.4 1Gbps 通信中的链路建立不稳定调试“。 但是、这些技术 略有改进、PHY 有时会通过电缆 C 以 1Gbps 建立链路

——

此外、我按照  SNLA246C 中的建议读取 MSE 寄存器。

在这种情况下、PHY 以 1Gbps 通过电缆 C 进行链路  

MSE_A 0x0225：0x0091

ME_B 0x0265：0x01C5

ME_C 0x02A5：0x003B

ME_D 0x02E5：0x0041

——

有时会发生以下情况：

连接以太网电缆时、MSE 寄存器具有以下值、仅用于一次读取（每 1 秒）：

ME_A 0x0225：0x014F

ME_B 0x0265：0x034E

MSE_C 0x02A5：0x0064

ME_D 0x02E5：0x006B

然后、这些寄存器具有以下值：

MSE_A 0x0225：0x0076

ME_B 0x0265：0x7FFF

ME_C 0x02A5：0x7FFF

ME_D 0x02E5：0x7FFF

因此、PHY 以 100Mbps 的速率进行链路。

希望这能有所帮助。

——

此致、

Mirko

您好、Mirko：  

有趣的是、似乎此电缆在链路跌落至 100 米之前、线路 B 的链路质量特别差。  
您还可以尝试 SNLA246C 的 3.1 上的脚本吗？

我查看了您的 TDR 结果、但我们需要更多信息来分析 TDR 结果。  
如果可以、您能否运行另一个 TDR、因为我们需要从 1A5 和 1A6 之外的以下寄存器获得结果：


如果您有兴趣自行进行分析、请阅读本应用手册、但请分享结果、这样我也可以自己进行分析、我们可以看到此特定电缆可能有什么问题、或 PHY 上有任何问题。  

此外、电缆 C 的长度是多少？ 如果此电缆用于其他链路、是否可以正常工作？

此致、
j

尊敬的 J：

我尝试了  SNLA246C 的 3.1 脚本、但没有任何区别。

以下是完整的 TDR 寄存器：
0x0190：0x000F
0x0191：0x0000
0x0192：0x1000
0x019A：0x002B
0x019B：0x0000
0x019C：0x2400
0x01A5：0x0021
0x01A6：0x0061

——

电缆 C 的长度为 10 米。 它适用于其他链路、即使在 10 Gbps 时也是如此。

我也尝试了一条 100 米的电缆、但它根本无法连接、即使在 100 Mbps 的速度下也是如此。

此致、

Mirko

尊敬的 J：

我意外地点击“This resolved my issue（此解决我的问题）“按钮。

顺便说一下、我已经尝试将 0xF508 写入寄存器 1D5h、这是让 PHY 即使有时使用电缆 C 也能以 1Gbps 建立链路的更改之一。 但它无法 完全解决问题。

电缆 A 的 CAT5E 为 0.5m、电缆 B 的 CAT6 为 5m、电缆 C 的 CAT6 为 10m。

到目前为止、已有数千个以上的单位受到影响。

我测试的链路伙伴有多种、Intel、Realtek、1G 和 10G。 您是否需要这方面的更多详细信息？

我将收集原理图/布局并通过私人消息发送给您、谢谢！

此致、

Mirko

您好、Mirko：  

我明白了。 您可以使用寄存器 0xA0 和 0xA1 来进一步增加 VoD 摆幅。 但是、增加量取决于 PHY 的修整。  
由于是 1000 块电路板中的 5 块、我们能否尝试在有问题的 PHY 上进行 ABA 交换？ 这将确定这是 PHY 还是电路板问题。  
向我发送设计文件后、我可以查看它们、看看是否还有我们推荐的内容。  

请告诉我。  

此致、
j

尊敬的 J：

我已经尝试通过寄存器 0xA0 和 0xA1 来增加 VoD、但这没有什么区别。

我将向您发送 PHY 器件的原理图和布局。

同时、我们尝试了 ABA 交换、发现 PHY 出现了问题。 具有新 PHY 的电路板现在可以通过所有电缆以 1Gbps 的速率进行链路、而具有可疑 PHY 的不同电路板只能以 100Mbps 的速率进行链路。

此致、

Mirko

您好、Mirko：  

由于 PHY 在 ABA 交换期间出现问题、我们认为这可能是一个质量问题。 我会检查您的设计、如果有任何设计缺陷导致该问题、可以联系您、但与此同时、您能否通过 FAE 提交故障分析申请？

此致、
j

您好、Mirko：  

我注意到原理图上有一些内容：  

1. MDC 线路不需要 2.2k 上拉。  
2、我注意到原本应该启用镜像模式、但好像 LED0 未搭接至模式 3。 请您确认一下。

此致、
j

尊敬的 J：

1.我们将 MDIO 解释为类似 I2C 的通信协议、因此对 MDC 线路进行上拉。 这是否会导致错误？

2.未连接 LED_0（引脚 47）以禁用镜像模式。 原理图中有一条注释说明了每个引脚的功能以及实际配置。

此致、

Mirko

您好、Mirko：  

MDIO 与 I2C 类似、但该规范不需要在 MDC 上使用上拉电阻器。我见过之前在 MDC 上使用上拉电阻器的客户设计、它工作正常。 在您的案例中、大多数 PHY 都正常工作、因此我预计这不会导致错误、但我以 FYI 的形式提供了更多反馈。  

我对镜像模式的混淆深表歉意。 我误读了 strap 配置、因为您打算启用镜像模式。 因为它与 PHY 上的引脚排列相匹配。 变压器反相了、我误解了这一点。  

您是否能够提交故障分析申请？

此致、
j

尊敬的 J：

我们从 Arrow 获得了 PHY。 但它们不再支持 TI。

您知道我应该如何提出退货申请吗？

谢谢！

此致、

Mirko

您好、Mirko：

请使用 此链接 联系客户支持。  
您必须建立 TI 账户、如需查看团队要求您提交的此 E2E 主题、请随时查看。  

此致、
j

尊敬的 J：

我们将继续 处理故障分析申请。

感谢您的观看！

此致、

Mirko