[参考译文] DP83825I：时序与复位问题

您好、

50ms 的 T4 时序用于 MDC 前导码之前的上电后稳定时间、用于寄存器访问。 因此、Q1 和 Q2 都会加载 MDIO 内核模块、并在 RESET_N 从低电平变为高电平后驱动 MDIO 信号。

谢谢

David

您好、David：

感谢您回复我。 我想澄清一点。 数据表提到了 50ms 的稳定时间 (T4)。 这是否意味着 MDC 前导码和后续寄存器访问只能在至少经过 50ms 后开始、或者 MDC 在 PHY 完全稳定之前处于活动状态是否可以接受？

您好、

MDC 只能在复位从低电平变为高电平后开始 50ms。

谢谢

David

您好、David：

我知道 MDC 应在 50ms 稳定时间后启动。 但是、我们的测量结果显示从 6.93ms 开始。 您能否告知正确的程序或寄存器设置、以延迟 MDC 启动以满足 50ms 要求？

由于正确的序列是在复位后再进行模块加载、T4 时序是否指上电时序而不是复位时序？

谢谢

您好、

MDIO 由外部管理实体和 PHY 提供。 因此、基本上需要确保外部管理实体在复位从低电平变为高电平后的 50ms 之前不会尝试访问 DP83825 Phy 寄存器。  

谢谢
David  

您好、David：

感谢您的答复。  3.3V 电源稳定后、PHY 的内部电路是否需要特定的启动时间才能RESET_N将信号置为无效（驱动为高电平）？ 数据表中是否指定了该延迟、典型值是多少？

谢谢、

Wei Han  

David、

对于 以太网 PHY、两者之间的最小所需延迟（如果有）是多少 连续置为有效 的是什么？  

David