This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DP159:OE 引脚为低电平、但 I2C 线路为高电平

Guru**** 2603695 points
Other Parts Discussed in Thread: SN65DP159

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1580808/sn65dp159-oe-pin-low-but-i2c-lines-high

器件型号:SN65DP159


尊敬的团队:

我在 HDMI 应用中使用 SN65DP159、其中我假设 IC 中的 OE 引脚用作 IC SN65DP159 的复位引脚。
我连接了一个 RC 延时时间电路、以允许 2ms 的延迟或使 IC 处于复位状态、直到其他电压稳定。 在这种情况下、 IC 的 I2C 线是否在 2ms 之前已被拉高 ? 由于 IC 将立即获得 VCC 输入、尽管退出复位、因此大约需要 2ms。

附件是 IC 延时时间电路的图像、在此可申请您宝贵的支持服务。

image.png

此致、
M Karthik

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    M Karthik

    DP159 具有 200k 的内部上拉电阻、因此不需要外部上拉电阻 (R36)、只需要下拉电容。  实现外部下拉电容器时、外部电容器的容值取决于 VCC 电源的上电斜坡、其中、较慢的上升速度会导致外部电容器容值较大。 请参阅 SNx5DP159 的最新参考原理图;考虑将大约 200nF 的电容器作为对外部电容器尺寸的合理的第一估算值。  

    当 OE 为低电平时、SCL_CTL 和 SDA_CTL 被禁用、如下所示。 SCL_CTL 和 SDA_CTL 也是失效防护 I/O 引脚、因此可以在 OE 处于复位状态时将其上拉。  

    谢谢
    David