[参考译文] DP83867CR：DP83867 25MHz 时钟输入电路设计

您好 Shane：

感谢您的迅速回答。   您报告说没有出现任何问题。  但是、这意味着芯片上有一个电阻偏置电路、用于防止分压摆幅的中点浮动并超出规格、还是意味着该器件在即使分压器输出漂移超出规格时也能很好地继续运行？

此致、

Farron

您好 Shane：

感谢您的迅速回答。   您报告说没有出现任何问题。  但是、这意味着芯片上有一个电阻偏置电路、用于防止分压摆幅的中点浮动并超出规格、还是意味着该器件在即使分压器输出漂移超出规格时也能很好地继续运行？

此致、

Farron

尊敬的 Farron：

器件内部信息不是常见的客户询问、并且可能对 TI 保密。 我们已经将 DP83867 与数据表中推荐的电容分压器电路进行了表征、因此我建议继续参考该电路。 请注意、振荡器还需要满足数据表规格：

电容分压器将 XI 引脚与外部直流偏置隔离、因此 XI 引脚不应看到明显的直流平均漂移。 此引脚旨在与符合数据表规格（上表）的振荡器配合使用、我以前没有听说过这是个问题。 您的电路板上的 XI 引脚有问题吗？

此致、

Shane

您好 Shane：  

我们没有遇到已知的问题、但作为一名设计工程师、40 年后、我了解到、如果不按照规范操作并让门打开、就意味着偶尔会发生这些问题。  我在这里尝试了几个 SPICE 仿真来说明这个可能的问题。  但是、使用 Insert=>图像/视频/文件工具只会生成消息 “不允许文件上载“。 无论粘贴图像或发布文件的技术是在这里,我不能弄清楚。  E2E 上的另一个用户界面问题是此窗口没有“Post（发布）“按钮。  它有一个“建议答案“复选框和一个“登录“按钮。  我已经登录、但很明显、进入 E2E 页面后这个事实丢失了。  这就是回复发布两次的方式、这会导致系统将其标记为垃圾邮件。   

所以、我要用口头的方式解释可能的问题。  我使用驱动电容分压器的 3.3V 25MHz 时钟设置 SPICE 仿真。  从芯片输入端到接地端放置了一个 10uA 电流源（10uA 是规格的漏电容量）。  这种电流泄漏会导致时钟输入引脚上持续出现向下漂移、只是电压会流入芯片输入保护二极管。  结果会产生 1.5Vpp 的摆幅、但低侧为–0.4V、高侧为+1.1V。  1.1V 下低于指定的最小高侧峰值+1.4V 300mV。   

从根本上说、问题是在此输出位于两个电容器之间的严格交流耦合电路中尚未确定摆幅的直流中点。  如果这只是裸片上的 CMOS 输入栅极、则建立直流工作点的因素是输入保护装置、该保护装置在摆幅漂移低或漂移高并撞到保护二极管时开启。  如果流出引脚的电流为 10uA、则低侧保护将生效、如果流入引脚的电流为 10uA、则高侧保护将生效。   

如果输入引脚上存在电阻分压器以建立直流状态、则潜在问题可以解决。  如果芯片上没有、那么客户应在 PCB 上放置一个。 无论哪种方式、使摆幅居中、并满足数据表中的低摆幅电压和高摆幅电压规格。  

此致、  

Farron

尊敬的 Farron：

我认为 从引脚到 GND 的 10uA 电流源是准确的。 如果我们仔细研究数据表中的直流特性、输入电流可从最小–10uA 变为最大 10uA、具体取决于外部电路。 如果输入端存在直流阻断电容器、例如该电容分压器的情况、我预计流入引脚的直流电流可以忽略不计：

要在 E2E 上发布图像、请点击 Insert => Image/Video/File 菜单中灰色的“上传按钮“、然后从 PC 中选择文件。 这是不是在你这边工作?

此致、

Shane

您好 Shane：

E2E 系统不允许我复制并粘贴到此文本窗口（图像显示为灰色）、当我尝试上传文件时、只会显示错误消息 “File uploading not allowed“。  我请 ChatGPT 帮我弄清楚,它的最终结论就是它是一个过时的系统。   

作为前模拟 IC 设计人员、我自己实际上并不相信 10uA 的漏电流规格。  漏电流来自保护电路的栅极漏电流和反向二极管漏电流的组合、除了需要漏电路径来吸收漏电流外、这些与外部电路无关。  10uA 可能只是一个方便的安全数据、但即使只有 1uA、也存在同样的问题。 如果输入端未建立直流电势、电容分压器中点的电压会漂移高电平或低电平、直到二极管保护开启并停止漂移。  然后、二极管保护会消耗一些施加的信号并降低峰峰值摆幅、在输入为 3.3Vpp 时、带有偏移中心点的摆幅规格将超出约 300mV。  使用 2.5Vpp 输入时、故障模式会更糟。   

由于您的管理人员显然不希望您确认或拒绝裸片上的直流偏置、我们将假设没有任何外部分压器、并放置一个外部分压器。   

谢谢、  

Farron

尊敬的 Farron：

我今天将我们的 DP83867ERGZ-R-EVM 引入实验室、测试了 XI 引脚、并查看我是否得到了您提到的行为。 我为电路板加电、并将外部时钟信号（蓝色）馈入电容分压器以测量 PHY 附近的信号（黄色）：

我的电容分压器并不完美、但信号振幅从大约 3.16V 降低到 1.24V。 我可以看到 PHY 附近的时钟信号上大约有 0.9V 的直流偏置。 当我关闭 PHY 电源时、该直流偏置会消失、并会得到以下波形：

通过这些测试、我可以确认 PHY 确实在 XI 输入端建立了自己的直流偏置、但我无法分享 PHY 中的哪些内部电路设置该偏置。 希望这有助于回答您的问题。

此致、

Shane