请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN75DP159尊敬的专家：
我们目前正在集成您的器件、对引脚 21 (EQ_SEL/A0) 有疑问。 根据数据表、此引脚用于在合适的情况下进行均衡选择 Δ V_EN/PIN =低电平 I²C 和也用作 地址位 1 何时 I²C Enable = High 。
我们关注的问题如下：
当 I²C Enable 为高电平时、如果引脚 21 (EQ_SEL/A0) 保持未连接状态、会发生什么情况？
我们需要一个可靠的解决办法来避免未确定的国家。 我们计划将该引脚连接至 GND、但同时、我们想确认引脚 21 上是否连接了任何内部弱上拉或下拉电阻。
跟进问题
- 如果当 Δ I²C _EN =高电平时引脚 21 保持悬空、器件会检测到什么默认逻辑电平？
- 此引脚上是否有内部弱上拉或下拉电阻？ 如果是、其典型电阻是多少？
- 将该引脚保持未连接状态是否会导致不可预测的行为或影响 μ I²C 地址选择？
- 启用 I²C Ω 模式时、数据表中是否有任何关于处理未使用的 EQ_SEL/A0 引脚的建议做法？
- 如果引脚保持悬空、是否存在噪声耦合到引脚中的风险？
谢谢你。
此致、
Luca.
