Other Parts Discussed in Thread: DS92LV16
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DS92LV16您好：
我们的系统有一个 FPGA 连接到 DS92LV16 串行器/解串器 IC。 FPGA 使用 43.75MHz 的时钟信号驱动 SERDES 的 TCLK 引脚。
DIN[15：0]引脚由 FPGA 驱动、每个周期使用递增计数器模式： 16x0000、16x0001、16x0002、...、16xFFFF、 16x0000 等 串行器/解串器的 REFCLK 引脚也由 43.75MHz 时钟信号驱动。 SYNC 引脚连接至 GND、而 RPWDN 和 TPWDN 连接至 VCC。 器件的电压似乎干净。
我监视来自 SERDES 的锁定信号并发现它不稳定（有时为 3.3V、有时为 0V）。
根据我的描述、是什么原因导致串行器/解串器 IC 松动锁定？
