[参考译文] SN65DP159：关于 HDMI 合规性测试问题

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1583418/sn65dp159-regarding-hdmi-compliance-test-issues

器件型号： SN65DP159

大家好、支持团队。

我的客户目前正在进行 HDMI 1.4 合规性测试、有些测试项目显示失败。您能帮助我解决这个问题吗？
附件为结果报告。

■ID7-2.
更改寄存器设置中的以下各项是否应该改善？
VSWING_DATA：数据输出摆幅控制
VSWING_CLK：时钟输出摆幅控制

■HF1-4
尽管此时未找到有效的对策、但连接器设备之间的布线长度如下：
您能否就导致问题的原因提出建议？

D0_P 7.085280mm -
D0_N 7.085300mm –0.000020
D1_P 7.085280mm -
D1_N 7.085300mm –0.000020
D2_P 7.085280mm -
D2_N 7.085300mm –0.000020
CLK_P 7.085280mm -
CLK_N 7.085300mm –0.000020

此致、

HIG

4 个月前

0 admin 4 个月前

TI__Guru**** 2665185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

对于 CLK 上的对内偏斜失效、它上是否有共模扼流圈？

对于 VL 故障、请先调优 VSADJ 电阻器。 VSDAJ 对 VOD（摆幅）和 VL 进行调优。如下所示、VSADJ 越低、VOD 越高、但 VL 越低。 VSADJ 越高、VOD 越低、但 VL 越高。目标是找到一个可满足 VOD 和 VL 要求的 VSADJ 电阻值。

在 VSADJ 之上、您可以使用寄存器 0x0C 进一步微调。

谢谢

David

0 admin 4 个月前

TI__Guru**** 2665185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、David-san

感谢您的及时回复。

我获得了原理图。
是否可以要求您查看电路图？
不过、我不能公开分享此处的电路图。如果我向您发送一个朋友请求、是否可以？

此致、

HIG

0 admin 4 个月前

TI__Guru**** 2665185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Higa-San

您是否会接受我的友谊申请、这样您就可以用私人 e2e 消息向我发送原理图？

谢谢

David

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] SN65DP159：关于 HDMI 合规性测试问题