[参考译文] DP83640：与微型 7020 FPGA 同步。

您好、  

1、它能够同步并连接 Zynq 电路板的 MDIO。
2.我们支持 Linux 驱动程序。  
3. PPS 脉冲必须配置为输出。  
4、此零件可以做 100 米。 目前、TI 没有适用于 1G 的 PTP 解决方案。  

此致、
j

对我来说,100 米是好的。

谢谢。
还有一个快速问题。

所以我的流水线就像 8 并行流水线 16 位 ADC 数据目前以 2kSPS 采样,但我的传输速率是 4000 个样本/秒。 它在自由运行时钟上采样的电流。  
所以你会建议我先运行 PTP 同步,然后 pps 脉冲将与 PTP 时钟同步。 然后从那里我开始转换和计数器=0。  

但我使用 axi-lite 然后传输数据包从我的 HDL 代码. 这是一个问题。 或者您建议用 HDL 编写以太网协议吗? 或者它会有很大的效果?

您好、

我建议进行 PTP 同步、以便 Pps 脉冲将与 PTP 时钟同步。 这样、您的数据将保证由同步时钟计时。

AXI 总线应该适合传输数据。 但是、以太网数据已经是 MII 格式。 是否要将 MII 转换为 AXI？ 可以这样做、但直接采用 MII 格式的数据肯定比用于 AXI 总线的转换具有更少的延迟。

此致、

j

我理解它的方式（请纠正我的错误）。  
DP83640 模块接收 PTP 数据包和时间戳、并通过 MDIO 寄存器将这些数据包发送到 Zynq。 我们还提供 PTP 软件栈、使 Zynq 时钟与 PTP 时钟对齐、并提供与之同步的 Pps。  

然后,我会使用这个同步的 pps 来生成我的包,并对它们进行计数（在寄存器中）。 我不使用 BRAM 或 DDR 作为要发送的样本是小的 4000 个样本/秒,即使我正在以更高的速率采样,然后根据我的计时器中断和 axi-slave 寄存器选择要发送的数据包。  

您好、  

一旦数据包被时间戳处理、数据包将通过 MII/RMII 接口发送到 FPGA。 PHY 将在数据包中添加时间戳、因此您不必通过 MDIO 总线读取 PHY 寄存器、除非您愿意这样做。  

是的、MAC 可以通过 1588 时钟输出与 PHY 时钟同步、也可以通过 1588 时钟输入将时钟输入到 PHY 中来将 PHY 与 MAC 的时钟同步。  

然后我会使用这个同步的 pps 来生成我的数据包并对它们进行计数（在注册表中）。 我不使用 BRAM 或 DDR 作为要发送的样本是小的 4000 个样本/秒,即使我正在以更高的速率采样,然后根据我的计时器中断和 axi-slave 寄存器选择要发送的数据包。  
[/报价]

为此、您是否考虑使用 1588 事件触发、以便可以跟踪何时将数据包发送出去？ 如果是,是的,你的直觉将是正确的。  

此致、
j