This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IR:DP83867IRRGZ:未使用时 RGMI 模式下的 GPIO_0/GPIO_1 (RX_ER/COL) 引脚状态

Guru**** 2941190 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1586726/dp83867ir-dp83867irrgz-gpio_0-gpio_1-rx_er-col-pin-state-in-rgmi-mode-when-unused

器件型号: DP83867IR

您好:

我们在电路板上使用 DP83867IRRGZ PHY、有关于 GPIO_0(引脚 39)和 GPIO_1(引脚 40)的状态的问题。

环境:

  • 我们在 RGMI 模式下运行 PHY。
  • GPIO_MUX_CTRL 寄存器 (0x172) 的配置方式使 GPIO_0 和 GPIO_1 分别设置为 RX_ER 和 COL。 这可通过以下方式进行确认:
root@phyboard-nash-imx93-1:~# phytool eth1/1/0x0172                                                            
ieee-phy: reg:0x172 val:0000

根据 DP83867 数据表、在 RGMI 模式下、不 使用 RX_ER/COL 引脚。

鉴于 RX_ER 和 COL 在 RGMI 模式下未使用、GPIO_0 和 GPIO_1 的预期电气状态是什么? 具体而言、他们是否会:

  • 三态(高阻抗)
  • 被拉低
  • 驱动为高电平
  • 驱动为低电平

谢谢!

Hamza.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Hamza:

    这些引脚应具有内部下拉电阻器。

    此致、

    j