This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867CS:RGMII 通信问题 — TX 路径中的数据损坏

Guru**** 2747405 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1585346/dp83867cs-rgmii-communication-issue---data-corruption-in-the-tx-path

器件型号: DP83867CS

我已经使用具有 RGMII 接口的三模以太网 MAC IP (TEMAC) 进行了一项设计。 我面临的问题是、从 FPGA 逻辑发送的数据/以太网数据包在 Vivado ILA 上看起来正常、但相同的以太网数据包在有线鲨鱼工具上显示错误数据、同时进行分析。 仔细观察 Wireshark 数据后、似乎只有 LSB 数据损坏、MSB 位看起来正常。 以太网 IP 处理要以 8 位(适合 GMII)发送的数据、然后将该数据转换为 RGMII。 使用的 PHY 是 DP83867CSRGZR。

通过配置 strap 配置来区分 PHY 地址(设计中使用了 3 个 PHY IC)、并且时钟偏斜相关配置默认设置为 2.0ns。

有任何调试点的提示以及这里可能发生的情况吗?

 

PHY_net_lengths.csv 

phy_mac_rgmii_schematic.pdf 

(随附了 RGMII 网长报告和原理图,点击此处即可供您参考)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Navadeep:  

    您能否尝试将 PHY 置于内部环回模式并发送测试数据包以查看 MDI 或 MII 侧是否发生错误?


    我建议尝试 MII 环回以查看 MII 路径是否正常。 然后、请尝试数字环回以确保内部 PHY 正常工作。  
    此测试将确定在哪个点可能发生数据包错误。  

    请告诉我。  

    此致、
    j

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、J、感谢您的快速响应。 我们尝试建立 MII 环回、但无法通过 FPGA 端的 TEMAC IP 可靠地实现。

    然而、有趣的是、在 RGMII TX 时钟中添加了 500ps 的延迟后、链路开始工作、没有错误数据包。 这是通过 IP 端的 IDELAY/ODELAY 调整来完成的。 我们来自在我们早期的系统中使用 GMII、SGMII、在这些系统中、时序不会像 RGMII 那么关键。