[参考译文] SN65DSI83：SN65DSI83 测试

尊敬的 Haiei：

对于 EN 引脚、请检查数据表初始化序列以及 EN 引脚控制。 它描述了应何时设置 EN 引脚。

如需使用 REFCLK、DSI 调谐器 GUI 中有一个选项、可将时钟源从 DSI 时钟更改为 REFCLK。 您可以设置倍频器、使 LVDS 时钟输出是 REFCLK 的倍数。  

例如、如果 REFRCLK = 24MHz、且倍频器设置为 2、则生成的输出 LVDS 时钟将 为 48MHz。


此致、
Ikram

谢谢、  

尊敬的 Haiei：

是的、这应该没问题。 LVDS 输出将为 3 通道或 4 通道、具体取决于每像素位数（色深）。 使用的 DSI 通道数存在差异、输入也会有所不同。

但请注意、必须根据使用的 DSI 通道数以及针对该分辨率产生的 DSI 时钟速率对器件进行编程。

如果您有其他问题、或对 使用 DSI 调谐器工具有任何疑问、敬请告知。

此致、
Ikram

您好：

由于  在美国的公共假期、团队即将离开。 响应将延迟 到星期一 。

感谢您的耐心