[参考译文] TXE8124-Q1：TXE8124 输入锁存器

admin

Guru**** 2811905 points

Other Parts Discussed in Thread: TXE8124

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号： TXE8124-Q1
主题中讨论的其他器件： TXE8124

您好、专家

如果 TXE8124 输入锁存功能为禁用、则 INPORT 端口寄存器内容与端口值相同；

但是、如果输入锁存功能为启用、则 INPORT 端口寄存器内容始终为之前的值。

例如,当开机时,P0.0 为低级别,我们读它为 0 ,即使 P0.0 为高级别,我们仍然读它为 0。可能是 IC 被锁存。

我想检查:

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Bin、

我们正在研究这一点、并将很快作出反应。

此致、

Josh

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Bin、

感谢您的留言。我向该寄存器的说明添加内容：

总线保持寄存器可启用或禁用 GPIO 引脚的输入锁存功能。该功能仅在引脚配置为输入引脚时可用。

当寄存器位被清除时、不会锁存相应的输入引脚状态。相应输入引脚的状态变化会产生中断。当读取相应的输入端口寄存器时、中断被清除。如果在读取完成之前输入返回到其初始逻辑状态、则中断被清除。

当设置输入锁存位时、锁存相应的输入引脚状态。输入引脚上的状态变化会产生中断、输入端口寄存器的读取也会清除中断。但是、如果输入引脚在读取输入端口寄存器之前返回到其初始逻辑状态、则中断不会被清除。

如果输入引脚处于非锁存状态、则输入端口寄存器的读取会反映当前端口逻辑电平。如果 输入引脚处于锁存状态、则从输入寄存器读取会反映锁存逻辑。

在这种情况下、当您启用总线持有人寄存器并且 P0.0 处的逻辑电平为低电平时、您将始终读取 0。

此致、

Josh

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我仍然对锁存输入感到困惑。我想使用此函数锁存输入状态、当我通过 SPI 读取寄存器时、中断应被清除。

只要输入状态改变、输入信号就应该被锁存。当 SPI 读取时、锁存应清除。

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Bin、

让我配置零件以使用总线支架功能并与您分享结果。

此致、

Josh

接口（参考译文帖）(Read Only)