器件型号： SN65DSI84-Q1
尊敬的专家：
主要问题是在 SEQ2 期间、DSI CLK 在 HS 模式下运行。
但是、序列 2 至 8 没有提及任何开关、并且在实际 SoC 运行中、可能存在时钟从 HS 转换回 LP-11 的情况。
我们认为这种情况符合 DSI MIPI 协议。
实际上、seq8 只对 DSI 数据提出了要求。 此外、seq10 和 seq11 成功完成、没有错误。 且显示正常。
我将继续处理以下支持需求：
1.时钟在 SEQ2 之间和客户测试的后续步骤之间转到 LP-11 是可以接受的吗？
如果 HS CLK 是必需的、那么 DSI 是否有办法实现这一点、以及需要设置什么相应的模式？
3.您能否提供一个符合 SEQ2 之后 HS 中时钟保持时间要求的内部测试波形?
4、如果严格要求在 SEQ2 之后、时钟必须进入 HS、并且不能有任何 LP-11 周期、但这在当前阶段无法实现、有没有任何权变措施？
谢谢
Xiaoxiang
尊敬的 Xiaoxiang：
在共享的波形中、HS 状态 DSI 时钟速率不清、这可能是因为它的放大程度不够大、或者采样率对于 DSI 速率来说不够高。 但是、它将进入 LP 状态、这不符合要求。 由于 DSI 时钟是源时钟、因此在连续时钟模式下必须保持在 HS 模式。 这是一个具有连续时钟模式的常见 D-PHY 用例；请查阅 SoC 文档、了解如何设置此用例。
我没有确切的波形、但本调试指南分享了通用 DSI 波形： /cfs-file/__key/communityserver-discussions-components-files/138/DSI-Setup-and-Debugging-Guide-v1.0.pdf
请注意、此文档并非 DSI84 专用、其中包含的信息适用于其他用例和器件。 在“DSI 波形“部分中、有一个共享示例、其中 DSI 时钟通道保持在 HS 模式。 DSI 数据通道在消隐期间进入 LP 状态。 
DSI 时钟频率还将取决于分辨率和使用的通道数。 请使用此公式来计算： 【常见问题解答】SN65DSI84：SN65DSI83、SN65DSI84 和 SN65DSI85 解决方案指南
此致、
Ikram
尊敬的 Ikram：
感谢您的支持。
毫无疑问、客户的实际运行波形与您提供的波形相匹配。
请注意、本文档不是 DSI84 专用的、其中包含有关其他用例和器件的信息。 在“DSI 波形“部分中、有一个共享示例、其中 DSI 时钟通道保持在 HS 模式。 DSI 数据通道在消隐期间进入 LP 状态。但是、我们没有观察到的相应初始化 DSI CLK 介于之间 SEQ2~ SEQ8 。 您提到、HS（高速）模式不会转换到 LP11. ;
您能提供的实际测量值吗 EVM 显示了 HS 模式下 DSI CLK 稳定时的标准初始化波形？
谢谢
Xiaoxiang
