This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMDS1204:原理图审阅

Guru**** 2805925 points

Other Parts Discussed in Thread: TMDS1204

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1615200/tmds1204-schematic-review

器件型号: TMDS1204

您好团队  

我需要您的帮助、以便了解有关 TMDS1204 及其连接的原理图。  

TMDS1204 在灌入模式下运行、在该模式下、它将 HDMI 数据从 PC 驱动至 FPGA

TMDS1204 在引脚搭接模式下工作

HDMI_IN.pdf 

接口 IO 说明

MAIN_SCL/MAIN_SDA — 可选 I2C 配置模式。 FPGA 是 I2C 上的主器件

MAIN_HDMI_IN_EN - TMDS1204 的启用

MAIN_HDMI_IN_SIGDET_OUT — 来自 TMDS1204 的 vakid 信号指示

MAIN_HDMI_IN_SRC_DETECT — 指示主机已连接。 指示已发送到 FPGA

MAIN_HDMI_IN_SCL、MAIN_HDMI_IN_SDA — 实现 EDID 角色的 I2C 至 FPGA

MAIN_HDMI_IN_HPD — 向主机指示其已准备好进行 EDID 通信

 

谢谢

Roey

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Roey、  

    总体原理图看起来不错、但我有一条评论:
    AC_EN 引脚已启用、但仅当接收器接收到交流耦合信号时才启用。 由于它位于接收端、因此不会接收交流耦合信号、因此 AC_EN 需要为低电平。  
    此外、此电路板的 ESD 要求是什么?

    此致、
    j

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 J

    感谢您的答复

    交流耦合与 接收侧的 FPGA 连接相关

     FPGA 接收 HDMI 到其串行器/解串器输入。 串行器/解串器需要交流耦合信号

    您认为这里有问题吗?

    但没有保护要求。 我想最好有一个

    此致

    Roey

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Roey、  

    听起来符合 ESD 要求、只要 AC_EN 引脚为高电平、FPGA 侧就不应该存在交流耦合输入问题。  

    此致、
    j