• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 26 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB928Q-Q1：DS90UB301Q + DS90UB928Q + TFT：DCLK Unmatch

admin
Guru**** 2811405 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1616199/ds90ub928q-q1-ds90ub301q-ds90ub928q-tft-dclk-unmatch

器件型号： DS90UB928Q-Q1
主题： DS90UB928Q 中讨论的其他器件

尊敬的团队：

串行器/解串器配置为 DS90UB301Q + DS90UB928Q。

目前、串行器发送的 DCLK（点时钟）与 TFT 的 DCLK 不匹配。

我们应该做些什么来解决这个问题？

串行器和 TFT 的 DCLK 设置无法更改。

你有什么好主意吗？

 

*DCLK（点时钟）= PCLK（像素时钟）

 

谢谢

Yuki

  • 0
    TI__Guru**** 2811405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Yuki-san、

    您能否分享 SoC 和显示器之间的确切 PCLK 差异？

    从这些信息可以看出 PCLK 差异是源于 SER、还是 SoC 和 Display 之间不匹配。

    我们可以从此处继续提出任何进一步的调试建议。

    谢谢！

    Miguel

  • 0
    TI__Guru**** 2811405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Miguel

    SoC 和显示器的 PCLK 如下所示。

    SoC : 36MHz

    显示 (OLDI)：33MHz

    此外、SoC 和显示器之间的后沿和前沿不同、但我们能否将它们与 PCLK 匹配？

    谢谢！

    Yuki

  • 0
    TI__Guru**** 2811405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    抱歉、我误按了“已解决“按钮...

  • 0
    TI__Guru**** 2811405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Yuki-san、

    没问题、让我澄清一下：

    对于 FPD-Link III 器件、无法改变时序或修改 FPD-Link 上传入的 PCLK。 如果 SoC 提供 36MHz DCLK 且显示屏需要 33MHz PCLK、则器件只需将传入的 SoC 时序桥接到输出显示。 UB301 和 UB928 器件无法通过链路直接配置接收和通过的时序。

    我认为、该解决方案依靠 SoC 来更改串行器的输出时序以匹配显示设置、它无法基于恢复的数据生成自己的时序。

    如果您有任何其他问题、敬请告知！

    此致、

    Miguel