[参考译文] DP83867ERGZ-S-EVM：SGMII 自举配置

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1616411/dp83867ergz-s-evm-sgmii-bootstrap-configuration

器件型号： DP83867ERGZ-S-EVM

大家好、我将使用 DP83867 SGMII 开发板评估是否使用此器件替换、以将 1G 铜缆 SFP 模块替换为 FPGA。

PHY 是否必须通过 MDIO 接口设置、然后才能在 SGMII 模式下工作？我可以看到来自 SO 连接和 FPGA 的数据、但据我所知、没有任何数据通过 PHY 传输到 FPGA、只是 50/BC 同步模式。

4 个月前

0 admin 4 个月前

TI__Guru**** 2805935 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 William、

否、无需在 MDIO 中配置 PHY 即可在 SGMII 模式下工作。在该 EVM 上、应使用默认的 strap 配置来启用 SGMII。

您能详细说明一下如何将 EVM 连接到 FPGA 吗？ SGMII 是高速接口、因此连接对传输介质敏感。

DP83867 故障排除指南的第 2.7.2 节介绍了 SGMII 的一些基本运行状况检查。我建议尝试一下、看看是否有任何问题。

此致、

Shane

0 admin 4 个月前

TI__Guru**** 2805935 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

好的、谢谢、我将看一下该指南。

我已经通过 SMA 电缆将开发板连接到 KC705 开发板。我之前通过 SFP 使 FPGA 设计正常工作、并且只将引脚排列更改为 SMA 连接器、因此怀疑 PHY 的配置方式是问题所在。

我认为信号完整性不是电路板之间的问题、因为我可以在 Xilinx ILA 中看到来自 PHY 的 0x50 0xBC 模式、但我从不会收到任何其他问题。

我忘记在原始帖子中提到我尝试在没有 CO_P/CO_N 连接的情况下使用异步 SGMII、我是否需要对此执行任何特殊操作？我假设它们是开发板的输出、我看不到它们发出的任何信号。但在 PHY 数据集中、SGMII_COP 被描述为“在 SGMII 模式下由 PHY 驱动“、而 SGMII_CON 被描述为“在 SGMII 模式下由 MAC 驱动“、我假设其中一个不正确？

0 admin 4 个月前

TI__Guru**** 2805935 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我之前通过 SFP 使 FPGA 设计正常工作、并且只将引脚排列更改为 SMA 连接器、

DP83867-S-EVM 没有 SFP 连接。您能否详细介绍一下如何通过 SFP 接口使其正常工作？

我忘记在我的原始帖子中提到我要尝试在没有 CO_P / CO_N 连接的情况下使用异步 SGMII、我是否需要为此执行任何特殊操作？

PHY 将默认为 4 线 SGMII、在这种情况下不使用时钟信号、因此您不需要执行任何特殊操作来实现此目的。

我假设其中一个不正确？ [/报价]
是的、您回答正确。两个 COP/N 均由 PHY 驱动、因此 CON 描述似乎不正确。我将标记为 867 数据表的下一个修订版本。

此致、

Shane

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83867ERGZ-S-EVM：SGMII 自举配置